新思針對台積5奈米製程推IP組合 加速高效運算SoC設計

2020 年 06 月 22 日

新思科技(Synopsys)近日宣布,針對運用於高效能運算系統單晶片 (SoC)的台積公司 5奈米製程技術,推出業界廣泛的高品質 IP 組合。應用於台積公司製程的DesignWare IP組合內容包括介面IP(適用於業界最廣泛使用的高速協定)和基礎IP,可加速高階雲端運算、AI加速器、網路和儲存應用SoC的開發。新思科技DesignWare IP 與台積公司 5奈米製程的結合,可協助設計人員掌握設計在效能、功耗和密度的嚴格要求,同時降低整合風險。

台積公司設計建構管理處資深處長Suk Lee表示,我們與新思科技長期合作為我們雙方的客戶提供了基於先進製程技術的DesignWare IP,令客戶面對高效能運算等各種市場時能達成一次完成矽晶設計(first-pass silicon success)。基於台積公司先進製程技術的廣泛DesignWare IP組合,可協助設計人員快速地將必要的功能融入設計中,同時受惠於先進晶圓代工解決方案 、也就是5奈米製程技術,所帶來的強大功耗與效能的提升。

新思科技IP行銷策略資深副總裁John Koeter則表示,近二十年來,新思科技的DesignWare IP一直走在業界前端,基於台積公司的每一代製程技術實現無可比擬的功耗、效能和面積表現。藉由提供基於台積公司5奈米製程技術的業界廣泛的介面和基礎IP組合,新思科技協助雙方客戶加速高效能運算SoC的發展。

標籤
相關文章

新思攜手台積電實現HPC/行動/5G/AI等SoC設計

2020 年 06 月 15 日

新思/Arm共推IP方案 提升AI晶片效能

2021 年 05 月 20 日

新思提升台積電N3E製程的設計

2022 年 11 月 17 日

專訪益華電腦資深副總裁兼策略長黃小立

2010 年 09 月 02 日

円星於台積電研討會展示創新矽智財解決方案

2014 年 04 月 30 日

益華獲台積電頒年度最佳夥伴獎項

2014 年 10 月 21 日
前一篇
安提國際推新高效智慧邊緣運算系統
下一篇
2020年Q2伺服器訂單回升 資料中心需求帶動出貨
最新文章

RAG整合工作流程 GAI走入嵌入式系統

2024 年 12 月 10 日

多模態將創殺手級應用 LLM/SLM並肩向前

2024 年 12 月 10 日

Littelfuse擴充NanoT IP67級輕觸開關系列

2024 年 12 月 10 日

ROHM推出更小型通用晶片電阻「MCRx系列」

2024 年 12 月 10 日

DigiKey呈獻Supply Chain Transformed第三季

2024 年 12 月 10 日