活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

掌握各種物理原理 電容式觸控感測系統輕鬆打造

2009 年 02 月 11 日

結合FPGA設計 醫療設備開發捨軟求硬更可靠

2010 年 07 月 01 日

矽晶片融合技術助力 SoC FPGA設計架構脫穎而出

2012 年 11 月 18 日

SEP 2標準定案 智慧電網裝置互通更無礙

2014 年 01 月 12 日

強化電壓承受力與抗干擾性能 雙向可控矽改善dV/dt設計

2016 年 11 月 12 日

三向直搗技術/智慧應用難關 聊天機器人起腳射門

2020 年 04 月 27 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器