活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

節能迫在眉睫 高效能功率電子設計勢力抬頭

2011 年 04 月 04 日

升壓轉換器助臂力 MCU實現單電池供電應用

2013 年 08 月 17 日

通盤考量十大成功要素 物聯網雲端轉型之路更順遂

2015 年 06 月 29 日

兼具低延遲/低功耗/IP支援特色 ZigBee 3.0實現智慧家庭

2015 年 11 月 05 日

功能/網路安全齊頭並進 醫療器材風險管理有效率

2019 年 10 月 28 日

數位分身來贊聲 MEMS設計開發時程加速

2022 年 06 月 06 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器