活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

PV非接觸/非破壞測試提升檢測速度/精度

2010 年 02 月 11 日

突破定電壓輸出限制 LLC革新LED驅動電路設計

2016 年 07 月 14 日

顯示器圖框幀率變化需求殷切 可變VCOM位準克服惱人閃爍

2016 年 07 月 28 日

暫時接合材料創新  FOWLP製程實現高接合密度

2018 年 01 月 20 日

智慧管理/簡化設計/多元策略並行 微電網優化資料中心供電(下)

2021 年 02 月 08 日

直面元件微型化趨勢 多連接器對接實現精準對位

2021 年 02 月 11 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器