活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

集多種人機互動技術於一身 智慧電視操作更Easy

2014 年 01 月 10 日

善用軟性貼覆式溫度偵測器 機電設備降低過溫損壞風險

2016 年 01 月 16 日

支援多重工業通訊協定 SoC FPGA加快多軸馬達設計

2015 年 03 月 15 日

簡化評估波形加速設計驗證 讓5G NR測試訊號符合標準

2019 年 07 月 15 日

滿足垂直產業特殊任務需求 AI Edge彈性成就關鍵應用

2021 年 10 月 31 日

電源/訊號網路分道揚鑣好處多 晶背供電將成大勢所趨

2022 年 12 月 19 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器