活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

確保燃料電池可靠性/安全性 質子交換膜技術舉足輕重

2008 年 07 月 11 日

化解電動車里程焦慮 主動平衡BMS發揮電池效能

2011 年 04 月 18 日

藍牙Mesh技術解析(下) Mesh架構/安全設計一網打盡

2018 年 09 月 24 日

新一代SPU微控制器助力 雷達應用/安全再上層樓

2018 年 10 月 08 日

高切換頻率/快速控制迴路 電源轉換器力拼零耗損

2022 年 06 月 27 日

ORAN平台克服網路同步挑戰 實現5G彈性通訊應用

2024 年 02 月 15 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器