活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

提升量子效率/降低畫素尺寸 背照式CMOS影像感測器崛起

2011 年 03 月 03 日

改善逆變器/電池/監控平台配置 太陽能系統轉換效率再升級

2014 年 07 月 24 日

防止ESD/電流突波損害 開路保護器延長LED燈壽命

2015 年 10 月 12 日

滿足高功率/小體積設計 DPSM優化能源管理決策

2019 年 02 月 12 日

緩解資料移動/存取瓶頸 HBM大幅加速AI應用

2020 年 01 月 31 日

取代傳統矽基元件 SiC力助車載充電器高效運行

2022 年 03 月 24 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器