活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

運用MSO偵測內嵌式設計問題 MCU混合信號設計有解

2005 年 11 月 10 日

強化基地台/用戶端連線控制 行動WiMAX技術水到渠成

2009 年 07 月 23 日

強化射頻與MCU性能 車用77GHz雷達性價比攀升

2013 年 03 月 21 日

TWS音質要求再上層樓 自調適演算法加值主動降噪

2021 年 07 月 10 日

UNO R3或R4?好難決定!兩款開發板選擇指南,幫專案找出最適配開發板

2025 年 01 月 28 日

現場匯流排原理/應用設計 CAN FD車載通訊有感升級(2)

2025 年 02 月 06 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器