活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

掌握電池與充電IC特性 設計高效能鎳氫、鎳鎘充電器

2005 年 12 月 15 日

PCI-E專欄:授權式流程控制與虛擬通道雙管齊下 PCI Express展現最佳傳輸效能

2005 年 12 月 14 日

簡化半導體測試作業 PXI模組小兵立大功

2010 年 10 月 28 日

人工智慧推進演算法/硬體創新 3D相機影像縫接潛力爆表

2021 年 12 月 01 日

PCB飛針測試力助產品開發(3)

2023 年 07 月 13 日

高密度電源需求大增 Si/SiC/GaN元件特性各有千秋

2025 年 01 月 23 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器