活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

技術不斷突破 LED量測規範日漸不足

2005 年 04 月 29 日

降低設計門檻 MCU實現類比電源供應器

2007 年 07 月 26 日

材料與製程挑戰有解 可撓式AMOLED商用可期

2013 年 02 月 04 日

軟性電子前景可期 新興材料群雄並起

2017 年 10 月 30 日

優化熱量管理/電感量測效率 VCSEL光脈衝測試精準到位

2020 年 09 月 03 日

AI影像辨識/預測助攻生物保育 動物分析追蹤系統大進化(1)

2024 年 11 月 29 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器