活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

借力無感測器控制技術 BLDC馬達系統運行效率大增

2015 年 12 月 14 日

整合雙感測子系統 電感式生物感測器功能大增

2016 年 04 月 07 日

感測元件展妙用 智慧家居實現指日可待

2018 年 04 月 26 日

同步NB-IoT系統/無線蜂巢網(下) DSP NPSS新同步程序亮相

2019 年 02 月 20 日

E1.S/E1.L/PCIe 5.0聯手 儲存效能衝破瓶頸

2022 年 03 月 31 日

排除多重技術障礙 SiC MOSFET模組設計上手

2022 年 05 月 16 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器