活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

挾低功耗/低成本/特性 UWB射頻前端電路設計邁大步

2008 年 07 月 29 日

靜電放電防護重要性突顯 ESD/HDMI兼容性方案出爐

2008 年 08 月 04 日

LED照明系統創新設計知易行難

2010 年 02 月 08 日

備妥應變措施 智慧工廠聯網安全免煩惱

2019 年 04 月 28 日

善用MCU週邊功能 混合式電源開發輕鬆達陣

2022 年 08 月 14 日

直流充電樁產線測試不可少 ATS確保產品穩定(1)

2024 年 03 月 06 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器