活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

特性/成本優於ITO 導電膜適用軟性電子

2010 年 02 月 04 日

提高IP整合效率 SoC開發時程大幅縮減

2016 年 07 月 21 日

解決VFD接地故障 新一代敏感繼電器扮要角

2018 年 01 月 08 日

混合式工作時代降落 穿戴視訊裝置提升前線效率

2022 年 08 月 04 日

TEM分析穩固GaN元件功能 掌握差排晶體缺陷(2)

2024 年 02 月 02 日

善用GPS資訊建立初始參數模型 低軌衛星定軌更精確(1)

2024 年 02 月 17 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器