活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

減少元件數量/提升效能並進<br>PSoC加速無刷直流風扇設計

2009 年 04 月 23 日

瞄準家庭物聯網應用 ZigBee/藍牙較勁IP網路設計

2015 年 04 月 11 日

測試LTE基地台OTA 手持式頻譜分析儀走紅

2014 年 10 月 18 日

感測器功耗/雜訊權衡傷腦筋 選對架構難題迎刃解

2016 年 12 月 31 日

分析脈衝訊號干擾機制/電磁參數 低軌衛星通訊電磁干擾有解

2022 年 02 月 03 日

高效運算整合技術與數據 DTCO製程/設計最佳化有譜

2021 年 05 月 06 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器