活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

從微米走向奈米 半導體製程推進難關不斷

2005 年 10 月 21 日

立體顯示硬體技術迭有進展<br>3D顯示器商品化指日可待

2009 年 07 月 02 日

記憶體加入ECC功能 嵌入式系統提升抗誤碼能力

2013 年 02 月 25 日

轉換效率再升級 SMPS強化資料中心效能

2014 年 05 月 11 日

前饋方法助臂力 順向式轉換器效能更精進

2014 年 10 月 27 日

射頻量測技術有進展  車用雷達實現自動駕駛

2018 年 08 月 11 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器