活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

ADC結合HDMI接收器 數位介面建構高解析度TV世界

2005 年 10 月 21 日

挾技術優越性 DSP車用音訊系統設計搶眼

2007 年 10 月 02 日

全被動/半被動模式皆可運作 NFC感測標籤應用大無限

2014 年 06 月 05 日

強化系統防護層級 網路保護恢復加值韌體安全

2021 年 07 月 12 日

高精示波器/誤碼測試儀助陣 全方位測試加速PCIe 5.0普及

2022 年 02 月 21 日

超寬能隙材料熱導性能更驚豔(2)

2023 年 07 月 03 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器