活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

iPhone畫面幕後功臣 3D顯示晶片當之無愧

2010 年 08 月 16 日

簡易驅動器助臂力 高功率LED照明成本效益大增

2011 年 10 月 17 日

借力高整合光學感測器 智慧手機增強使用體驗

2014 年 10 月 06 日

迎接巨量資料時代 複數光調變技術加速傳輸速率

2015 年 04 月 13 日

數位電源安全/功率密集/高效率達陣 GaN FET/即時MCU相得益彰

2021 年 06 月 20 日

輔助資訊娛樂/資通訊控制/ADAS Wi-Fi 6E導入聯網汽車應用

2023 年 04 月 13 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器