活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

HDMI 1.3登場 CEC訊號線實現顯性功能

2007 年 03 月 02 日

延長電池續航力 超低靜態電流PMIC盛行

2009 年 09 月 21 日

進軍手機/平板/電子書 電源IC商各就各位

2011 年 01 月 03 日

新一代高頻寬示波器性能躍進 SAS-3電氣驗證省時省力

2015 年 06 月 01 日

低功耗/小尺寸同時滿足  電源設計大舉轉向48V架構

2018 年 03 月 29 日

數位量測儀器功能多樣化 任意波訊號產生器操作更直覺

2020 年 12 月 31 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器