活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

順應服務閘道增多潮流 分散式CPU架構趁勢崛起

2009 年 04 月 09 日

整合ZigBee/MCU 無線照明控制提高節能效益

2013 年 01 月 02 日

提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

2014 年 04 月 07 日

結合混沌加密技術 居家保全系統防衛大升級

2019 年 12 月 19 日

連結資料紀錄器/磁力感測器 地磁紀錄器設計達陣

2021 年 11 月 29 日

改良電路設計/採用通用傳輸規格 反馳式充電器效率提升有感

2022 年 01 月 30 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器