在晶粒上，接合墊(Bonding Pad)與基體(Substrate)之間有許多寄生電容；這些電容量在系統級封裝(SiP)之中也會影響傳輸速度。製程技術的微縮將會牽動系統單晶片(SoC)的整合效益；像是將DRAM晶片合併微處理器而成為更微小的單晶片微電腦，並且經由整合就可達到更低的功率消耗，這將是行動裝置、微型崁入式系統、智慧型感測器以及物聯網(IoT)裝置的趨勢。
在積體電路的合成軟體中，一般是使用標準元件庫來取得相對應的數位邏輯電路以及類比電路，因此，要在標準CMOS製程技術之中整合DRAM晶片就要使用MIM電容器或MOM電容器。但是，在布局面積或製作成本的考量下就不適合放置在需要較大的記憶體空間的系統單晶片。
在此提出由1顆電晶體以及1個空乏區電容(Depletion Capacitance)所組成的1T1D DRAM cell，其所組成的物理結構呈現在圖1。圖1(a)是使用平面布局的製程技術，圖1(b)是使用垂直堆疊的製程技術。
二極體的物理特性是在逆向偏壓時會產生空乏區電容，它的等效電路就是電容器。這顆二極體的布局面積有可能會大於深溝電容(Deep Trench Capacitor)或鰭式電容(FinFET Capacitor)，但是完全相容於標準的CMOS製程技術。
從物理結構圖來看，電晶體的汲極連接到二極體的陰極，並且該汲極與P型基體之間也是1顆二極體，所以可以將該汲極置換成二極體，在經過如此置換之後的電晶體仍然具有原本的電器特性，並且額外地獲得1顆可以儲存電荷的電容器，亦即二極體的空乏區電容；除此之外，字組線(WL)在存取期間會供應高電壓來導通電晶體，反之，則是供應低電壓來截止電晶體，此時，那與字組線相連的多晶矽(Polycide)就會與「n+」感應出微量的電荷，這就如同1顆電容器。
潛伏時間恐拖累效率
目前的存取電路是使用差動對來寫入資料，並且使用差動放大器來讀取資料，於是，當它向電容器進行寫入操作以及讀取操作之時會將資料訊號當成「+BL」以及「-BL」，然後進行預充電(Pre-Charge)，這將會使得連接「+BL」以及「-BL」的導線維持在供應電壓的一半，亦即1/2Vdd。
為了進行預充電而必須在存取期間之內預留一些充電時間，這個時間就是潛伏時間(Latency Time)。例如，DRAM模組的「行預充電時間(tRP)」，這參數就是一個潛伏時間。在DDR2記憶體模組是介於5和7之間；在DDR4記憶體模組是介於15和19之間。雖然DDR4的時脈頻率高於DDR2，但是預充電時間的參數也大幅度地增加，這意味著目前的存取技術無法立即儲存資料也不能即時取得資料，這在計算機系統之中就造成微處理器不能即時處理資料或立即取得操作碼(Operation Code)，因此拖累了計算機系統的執行效率。
圖2是對圖1所示的空乏區電容進行充電以及放電的示意圖，這是新的存取技術，並且本文的技術思想已經申請專利保護。在圖1之中呈現一條位元線，亦即「BL」。在寫入期間，位元線會對二極體進行充電或放電。在讀取期間，如果是處於低電壓的電容器不會對位元線進行放電，或者止於微弱的放電現象，如果是處於高電壓的電容器就會對位元線進行放電。另外，細胞的電壓(Vcell)在沒有任何存取動作的時間內則稱為保持期間。所以，新的存取技術完全不會進行預充電，當然也就沒有「行預充電時間」，因此可以提高計算機系統的執行效率。
在新的存取電路之中是使用一種準位鑑別電路來判斷電壓值的大小，將低電壓的資料值視為「0」，將高電壓的資料值視為「1」。
無預充電的DRAM具有相當於SRAM的存取特性，如：第一，存取時間，在寫入以及讀取之時會立即對電容器進行充電或放電，存取速度相當於SRAM；第二，消耗功率，在寫入之時是直接經由驅動器來改變電容器的電壓值，在讀取之時是直接偵測電容器的電壓值並且回寫，所以，存取進行中的消耗功率相當於SRAM。
雖然DRAM在設計上的需求是完成更新作業的時間要遠低於更新時間，但這依然也會降低整體的存取速度。然而，無預充電的DRAM也可以當成低速SRAM，也就是次一級的SRAM，所以它的應用領域將會更加廣泛。例如，需要很大的記憶體空間又能接近SRAM的存取速度，這在高速的微處理器之中就是L2/L3快取記憶體。
無預充電DRAM具效益 晶片整合產品應用更多元
在2000年以前，多數的終端產品不需要考慮微處理器的執行效率，也不會要求很大的記憶體空間。在軟體上，為了增加處理速度以及減少操作碼，工程師在程式撰寫上就要混合組合語言以及高階語言。如今，對於硬體規格的要求則會提高處理資料的容量，像是高速傳輸介面、高解析度的設備以及高精確度的感測器；另一個是因應軟體演算法的發展而需要很多的基礎資料，並且產生大量的分析結果，像是類神經網路、資料探勘以及智慧化的演算法。因此，硬體以及軟體皆會產生大量的資料，這時不止要提升處理速度，也需要更大的記憶體空間。同時，記憶體本身也必須具備更高效能，才能滿足未來的應用需求。
以智慧建築為例，這類應用使用的感測器數量多，同時也會經由軟體演算法來修正參數以及控制所屬的機械設備，甚至要與中央管理站進行資料交換。由此可知這些智慧建築是多麼地需要減小感測器的功率消耗以及硬體成本。製程技術的微縮可以減小積體電路的面積，但是要投入生產的成本也非常高，所以如何選擇合適的製程技術來整合感測器、微處理器以及記憶體，是需要認真考慮的設計因素。
自動駕駛技術需要多種感測器，所以這些感測器需要各自結合一個微處理器來進行分析以及進行局部化的智慧控制。例如，期望影像感測器去識別靜置的物體、活動中的物體、標誌以及標線，這就要經由電腦視覺的軟體演算法才能完成。
預計未來的汽車會將車外後視鏡改成高解析度的攝影模組，這也會產生額外的優勢，那就是行車錄影、更寬的視角、清晰的影像、HDR夜間攝影、更容易安裝除去霧水的電子裝置。相關的法律條文也必須及早考慮到這種前瞻性的技術，如此才能加速提升車輛的安全性。另外，自動駕駛技術也需要使用高解析度的攝影模組，當然也就需要整合微處理器以及記憶體來執行電腦視覺的演算法。
圖3呈現將車外後視鏡以及車內後視鏡改成攝影模組之後的安裝佈置圖，在此分別命名為左後視攝影機、右後視攝影機、中後視攝影機。在駕駛員的正前方安裝三個平面顯示器或一個極寬的曲面顯示器，將畫面分割成三個顯示區塊，分別顯示左後視野、中後視野、右後視野。車內後視鏡是安裝在前擋風玻璃，在改成中後視攝影機之後則是安裝在後擋風玻璃，這可以得到最寬廣且最清晰的車後影像。
將全部的後視鏡改成攝影模組之後，不止可以直接導入自動駕駛技術，也可以輔助駕駛員。例如，判斷標線的功能可以提醒行車超出車道；偵測雨水的功能可以依據雨水量而自動調整雨刷啟動的頻率；在倒車時也可以自動調整攝影機的拍攝角度，以顯示車底以及車旁的障礙物。
軟體/韌體各有專業
類神經網路以及電腦視覺的軟體演算法可以被實現在韌體或軟體，但是韌體與軟體有些許的不同，它們之間的不同點導致韌體工程師與軟體工程師所要具備的專業能力有所不同，甚至於韌體以及軟體工程師也不能取代專門研究複雜演算法的工程師。
隨著微處理器的執行速度以及應用領域的複雜度，在系統整合上逐漸依賴開發套件以及高階語言，因此，韌體與軟體之間的交疊程度也就逐漸加大。但是，韌體與硬體電路的關聯性非常大，像是ARM、DSP，因此，韌體工程師要清楚微處理器的參數設定以電路的特性；相對地，軟體與作業系統的關聯性非常大，像是Linux、Windows CE，因此，軟體工程師著重於作業系統的系統參數以及系統程式庫。另外，要發展效率優良的演算法是要經過長期的研究，也需要大量的測試。所以，研究演算法的工程師不等於軟體工程師，更難以成為韌體工程師。在研發智慧控制的產品時，相關的產業應該分清各種工程師的專業能力，否則，微處理器的強大也無法妥善處理設計欠佳的演算法以及順序錯誤的控制流程。
