發揮長期隔離能力 閘極驅動器功率極限再進化

2019 年 04 月 11 日

本文將探討藉由對IGBT/MOSFET電源開關進行破壞性檢測,分析閘極驅動器的隔離耐受能力。例如,對於像是電動/混合動力車這類高可靠度/高效能應用而言,隔離式閘極驅動器必須確保隔離阻障層(Isolation Barrier)在所有情況下維持完好。隨著Si-MOSFET/IGBT不斷改良,以及氮化鎵(GaN)和碳化矽(SiC)技術的推出,現代功率轉換器/逆變器的功率密度也跟著提升。

因此業界需要高整合度的隔離式高強固新型閘極驅動器。由於電氣隔離機制已整合在驅動器晶片內,因此這些驅動器得以小型化。電氣隔離可透過整合型高電壓微變壓器或電容來達成。由於只要出現一次意外的系統故障就可能導致電源開關損壞或爆炸,或甚至整個電源逆變器(Power Inverter)毀損,因此必須針對高功率密度逆變器來評測閘極驅動器在隔離方面的安全性能。這方面的隔離可靠度,必須針對電源切換開關毀壞的最糟狀況來進行測試與驗證。

當高功率MOSFET/IGBT失效時,逆變器內部數千微法拉的電容組(Bank Capacitor)在最糟狀況下會快速放電。這些釋放的能量會導致MOSFET/IGBT毀損、封裝爆裂以及電漿外溢到環境中。部分能量會流到閘極驅動器的線路,則會導致電氣過載(Overstress)。另外由於功率密度極高,因此即使在晶片本身失效的情況下,驅動晶片也應設計成能夠維持電氣隔離。

建構高整合度閘極驅動器

晶片層級隔離方面,運用平面微變壓器來提供電氣隔離。它採用晶圓層級技術進行製造,並製作成半導體元件的規格。在一個iCoupler通道中含有一個IC,以及晶片層級的變壓器(圖1)。在隔離層中則有隔離阻障層來分隔每個變壓器的頂部與底部線圈(圖2)。數位隔離器採用厚度至少20微米的聚醯亞胺(Polyimide)絕緣層來分隔平面變壓器線圈,其製造流程也整合成晶圓製程的一部分。這樣的製程除了讓隔離元件能以低廉的成本整合到任何晶圓廠的半導體製程外,還能達到極高的品質與可靠度。圖2的橫截面圖顯示透過極厚的聚醯亞胺層隔開頂部與底部線圈。

圖1 MOSFET半橋驅動器的晶片配置
圖2 微變壓器的橫截面

封裝內的分離導線架(Split Lead-frame)會完成隔離機制。當電源開關爆炸導致閘極驅動器輸出晶片受損,內部晶片的分區與配置設計必須確保隔離層完好無損。目前已建置許多保護措施以確保閘極驅動器內部隔離機制在遭遇事故後的存活力:

.適當調整外部電路以限制流入閘極驅動晶片的電力

.適當配置驅動晶片的輸出電晶體

.適當配置晶片上的微變壓器

.適當配置封裝內部的控制與驅動晶片

晶片內部閘極驅動器的配置,如圖1能在極端電氣過載狀況下避免電氣隔離性能崩潰。

破壞性測試模擬逆變器失效

透過組建一個含有385V與750V兩個電壓位準的測試電路以用來模擬實際電源逆變器的各種狀況。在需要對110V/230V交流電網進行功率因素修正的系統而言,385V的電壓位準相當常見。750V則常見於高功率逆變器,這類逆變器用來驅動許多應用,其中使用到的開關其額定崩潰電壓多為1200V。

在破壞性測試中,其中一個逆變器接腳連著一個電源開關以及一個適合的驅動器,在開關失效之前會維持導通狀態。在破壞期間系統會紀錄下波形,以判斷流入閘極驅動晶片的能量。之後研究各種保護措施,以限制流入閘極驅動電路的破壞性能量。在破壞性測試中用到許多種類的IGBT與MOSFET。

 MOSFET/IGBT在受控破壞模式下測試電路

在IGBT/MOSFET驅動器的電氣超載測試(EOS-test)方面,我們設置一個相當接近真實世界條件的電路(圖3)。電路中含有電容與電阻,對於5kW至20kW功率範圍的逆變器而言都是相當適合的元件。在閘極電阻Rg方面,採用的是額定2瓦功率的軸向型金屬電阻。當中用到一個阻隔二極體D1,用來防止電力從高電壓電路逆流到外部電源。

圖3 EOS電路配置,用來量測隔離耐受性檢測中電源開關的損壞狀況

這個二極體也能反映真實狀況,因為浮接(Floating)電源供應器內含至少一個整流器(亦即自舉電路)。高伏電源HV會透過一個接有充電電阻Rch以及一個開關S1的電路對阻塞性電極電容進行充電。在EOS-test方面,則維持以500µs的開啟訊號貫入到控制輸入電壓VIA或VIB。這個開啟訊號透過微隔離(Microisolation)構造進行傳送,會導致短路狀況並破壞電源電晶體T1。在一些情況中,甚至會觀察到電晶體封裝爆裂。

在這裡,我們在兩個電壓位準上用四種電源開關來模擬逆變器的損壞。第一種測試是針對特定類型的切換開關,第一次會接上電力限制電路,第二次則不接。為限制損壞階段流入驅動器電路的能源,在一些測試中會把齊納二極體Dz(BZ16,1.3瓦)直接連到驅動器的輸出針腳。另外還會研究不同的閘極電阻值。

檢測直接閘極驅動器電路受損狀況

另一項測試則是模擬最糟狀況條件,當中破壞性能源直接導入閘極驅動器的輸入與輸出晶片。在這項破壞性測試中,完全充電的最大體積(bulk)電容直接連到閘極驅動器的輸出接腳(圖4)。這項測試顯示可能出現最糟狀況的超載,故能檢驗隔離耐受性的能力。能源直接流入驅動電路,而閘極電阻則是唯一的電力限制元件。其中中繼器S2把高電壓耦合到閘極驅動器的輸出電路。

圖4 EOS電路,在隔離耐受測試中用來判斷能源限制的能力

圖5顯示在最糟狀況測試中,沒有任何元件用來限制能源流入晶片的輸入端與輸出端。在高電壓750伏的直接應用方面,透過開關S1連至輸出晶片,用來代表最糟狀況的條件,中間高電壓750伏特導入驅動晶片,當中沒有用到任何能源限制閘極電阻。

圖5 EOS電路在最糟狀況中,能源直接貫入輸入與輸出晶片。

另外一種可能的最糟狀況,超量電源電壓貫入到驅動器一次側的控制晶片。輸入電源電壓的最大建議值為5.5V。倘若DC對DC轉換器產生的輸入電壓不受調節,其輸出的電壓就會升高。在不受控制的狀況,許多尖端直流對直流變壓器的輸出電壓可能提高二至三倍。貫入閘極驅動器輸入晶片的能源受到限制,而包括電阻、電源切換開關、電感等其他元件也都包含在內。這些元件會阻止能源流入控制晶片。這裡選用15V的電源電壓以及1.5安培的電流,用來模擬真實世界中直流對直流變壓器機能失常的狀況。

如表1所示,使用圖3、圖4、圖5電路進行超載測試的結果。為判斷保護電路的影響,對每種MOSFET/IGBT電源開關進行兩次測試。在9、10、11最糟狀況測試中,使用到開關S1與S2。

一般而言,齊納二極體有助於保護驅動電路,如表所示(比較測試1與測試2)。然而當閘極電阻值過小,不論是否有齊納二極體,驅動器都會受損(比較測試3與測試4)。

比較測試2與測試3,以及對照測試3與測試4,即可估算出驅動器的損壞能源。測試5與測試6提供一項有意思的結果:超接合面(Super-junction)MOSFET比起相同額定功率的IGBT更能限制能源流入閘極驅動器。測試9、10、11的目的-無上限能源流入控制與驅動器晶片-則是用來研究在最糟狀況下隔離耐受性的效能。

破壞性測試顯示在電源開關受損時的不同波形。圖6的波形是一個超接面MOSFET,開啟到晶片損壞之間大約經過100微秒,只有極小的電流流到驅動晶片,故能通過超載測試。在相同的測試條件下,標準MOSFET導致大幅提升的閘極電流與過壓,而使驅動器受損,如圖7所示。

圖6 破壞SPW2460C3產生的波形圖;沒有觀察到驅動器受損
圖7 破壞2個並聯FDP5N50所產生的波形圖;閘極驅動器失效

晶片損壞分析

部分密封的閘極驅動器顯示在不同開關與不同測試條件下出現類似的晶片損壞。圖8顯示一個P-MOSFET輸出驅動器在測試8中表1的損壞狀況。750V電壓的測試中導致一個IGBT爆裂,以及損壞限能元件Rg與DZ;不過只有在VDDA接腳焊線附近出現小區域的熔融。

圖8 閘極驅動晶片照片顯示測試8的損壞區域。隔離層中沒有發現損壞

受損階段的閘極過流,會從P-MOSFET的本徵二極體流到100微法拉電容。由於電流擁擠效應,靠近焊線的區域出現熔融。除此之外驅動晶片沒有其他損壞,控制晶片的隔離層也沒有觀察到損壞。圖9顯示測試9的熔融區,過程中150伏特的電壓直接貫入驅動晶片。控制晶片的電氣隔離能耐受這種極端超載測試。

圖9 閘極驅動晶片的照片顯示測試9過程中的損壞區域。極端的電氣超載並沒有破壞控制晶片。最終結果並沒有偵測到隔離機制受到損壞

一次側的最糟狀況顯示超量電源電壓貫入控制晶片的結果。在測試11中,15伏特的電源電壓貫入VDD1接腳,如圖5,遠遠超過絕對最高額定值7.0伏特。圖10照片顯示晶片中靠近VDD1接腳的區域出現熔融。

圖10 輸入控制晶片照片顯示測試11中的受損區域。貫入電路的能源導致在VDD1接腳附近出現範圍極有限的熔融。隔離層本身則沒有受損

電源切換開關的破壞性測試不會影響到整合式閘極驅動器的隔離耐受性。即使驅動器因超量能源流入輸出晶片而受損,也只有局部小範圍的區域會出現熔融。超量的能源會直接透過P-MOS驅動器電晶體導入到阻隔電容。因此熔融只會出現在P-MOS區域。

ADI的整合式閘極驅動器ADuM4223/ADuM3223的晶片配置不允許熔融區域擴散到控制晶片,因為控制晶片內含電流隔離訊號變壓器。為限制能源流入驅動器的輸出端,業界會使用齊納二極體。齊納二極體搭配一個適合的閘極電阻,能在電源切換開關受損時保護閘極驅動器。可以設計閘極電阻在整流時管理電力消耗,以及在出現損壞時隔離驅動器與電源開關。當高電壓直接貫入晶片時,閘極電阻可發揮保險絲的作用。電阻會讓晶片損壞控制在小範圍,只會在輸出電源切換開關附近出現熔融。

在最糟的狀況下,當無受限能源貫入輸出晶片,驅動器輸出接腳附近會出現有限的熔融區域。這項測試並沒有影響到隔離耐用性。在一次側的最糟狀況中,當電源電壓大幅超越絕對最大額定值,在電源電壓接腳的週圍就會出現有限度的熔融區。在任何電氣超載測試中,都沒有隔離能力弱化的跡象。之後進行高電壓隔離測試,則確定電氣微隔離的耐受性能。適當的晶片結構,以及驅動器封裝內部的晶片配置,能阻止破壞能源擴散到微變壓器的高電壓隔離層。

(本文作者任職於ADI)

 

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

整合驅動器/保護功能 GaN FET搶進工業電源

2021 年 01 月 21 日

取代舊式功率元件 特定應用MOSFET效率更高

2012 年 06 月 21 日

採用直接驅動設計 GaN FET開關控制效率增

2019 年 12 月 12 日

SiC/GaN電源模組封裝材料2023年產業規模達19億美元

2018 年 09 月 13 日

寬能隙半導體普及在望 電源轉換損耗再創新低

2020 年 07 月 02 日

排除多重技術障礙 SiC MOSFET模組設計上手

2022 年 05 月 16 日
前一篇
Bourns推出聚合物溫度保護器(P-TCO)系列產品
下一篇
整合QLC NAND 英特爾推廣Optane技術添利多

登入會員

本站程式甫於2022.5.5更新,
所有舊會員必須先點擊:
忘記密碼 進行密碼確認後,才能正常登入。

上述動作目的在於確保帳號安全性,造成不便懇請見諒。如您已重設過密碼,請忽略此訊息。