半導體產業正興起重大變革，自今年初各大整合元件製造商擴大與晶圓代工廠合作，以及眾多技術開發聯盟成員異動的消息紛紛浮出檯面，影響所及足以撼動產業結構，預料半導體產業中的相關業者的合作將更加緊密，同時在專業分工與技術創新下，新型態的ASIC產業可望迎接另一波榮景。
半導體產業正發生結構性大轉變，整合元件製造商(IDM)自今年初紛紛改弦異轍，宣告強化與晶圓代工廠合作(圖1)，包括恩智浦(NXP)退出 Crolles2聯盟轉向與台積電進行45奈米技術開發、飛思卡爾(Freescale)決定加入IBM的45奈米技術聯盟共同研發45奈米互補金屬氧化半導體製程(CMOS)及絕緣層上覆矽(SOI)等技術、德州儀器(TI)停止技術獨立開發轉向與晶圓代工廠合作開發45奈米以下技術等，徹底打破一直以來IDM大廠以自家製程技術突顯競爭優勢的作法。
IDM不再獨立發展先進製程
IDM大廠策略大轉彎的主因無非是為了因應半導體產業日趨激烈的競爭態勢，透過專業的分工來突顯產品差異，IDM欲節省自行負擔技術研發及建晶圓廠的高額資本支出，而將資源專注在研發設計上，也因此包括台積電、聯電等晶圓代工廠，確定成為IDM在技術上及產能上重要的合作夥伴。
針對IDM大廠紛紛祭出「資產輕量化(Fab Lite)」策略是否喪失先進製程的優勢，明導國際執行長暨董事長Walden C. Rhines(圖2)表示，數位製程技術所帶來的毛利率遠不及類比IC設計的毛利率，值此競爭白熱化的環境下，為維持一定利潤，IDM唯有專注於類比IC 的設計，突顯產品差異化，才能立於不敗之地。
晶圓代工角色吃重
雖然包括IC Insights在內的幾家國際市調機構，均預估今年全球晶圓代工市場恐怕只有一成左右的年成長率，不過近期數家大型IDM廠提出的新策略走向，卻可能改變市調機構原本預估，因為包括英飛凌、恩智浦、飛思卡爾、德州儀器、賽普拉斯等IDM大廠，已決定擴大與晶圓代工廠合作，尤其是在高階的65奈米及45奈米製程世代。
對此，連台積電董事長張忠謀也表示樂觀其成，他認為，這是產業發展必然的趨勢，對晶圓代工業者更是一大好消息。
近期晶圓代工廠產能利用率均未達滿載，但包括台積電、聯電、特許等業者卻相繼宣布興建新12吋廠投資案及45奈米製程技術研發有成等消息，如今對照IDM廠的新策略，在在顯示未來在半導體市場上，晶圓代工廠的角色將愈形重要。
針對未來晶圓代工廠如何差異化以增加競爭優勢，Rhines也指出，主要在於提升製造良率與產能，提供設計者所需的資訊以利提高良率，以及考量製造模型的提供與專屬製程資訊保密間的取捨。
釐清ASIC不同市場區隔
2000年網路經濟泡沫化連帶地ASIC產業也慘遭重創，因為很多公司在經濟不景氣下紛紛開始削減ASIC的預算，時至今日，雖然在景氣復甦與技術創新下，整體ASIC產業已逐步爬升，不過業者卻須注意現今ASIC產業已非明日黃花。
ChipX行銷副總裁Elie Massabki表示，ASIC產業成長的動能與以往大不相同，業者必須注意各個市場區隔的變化，有些市場衰退，有些市場卻是潛力十足。尤其終端產品市場競爭日趨激烈，系統客戶為縮短產品上市時程，將帶動對ASIC的需求，據其觀察，會使用ASIC的客戶多半為希望保持技術領先，以及在產品生命週期萌芽期就投入的業者，因此ASIC業者應該鎖定財務健全與重視創新的客戶，對於公司業績必然有所助益。
除了了解目標市場為何，ASIC業者更要在技術上精益求精。因為終端產品不論在設計上、功能上漸趨大同小異，系統業者面對難以突顯產品差異化的壓力，已將此一重責大任轉移到晶片業者，尤其是專注於單一應用的技術更受青睞。
Actel資深行銷業務副總裁Dennis Kish(圖3)就以德州儀器(TI)的OMAP平台為例，認為平台化的策略確實有助於產品開發時程的縮短，此外也可加深與客戶的合作關係，並提供更有效率的解決方案。
不過，平台化的技術發展僅屬於市場少數領導廠商可採取的策略，且上下游關係緊密，其他廠商難以切入。至於其他中小型業者該如何搶占市場，Kish則建議從提供大量客制化的解決方案著手，他指出，系統業者所面臨的設計挑戰已相當明顯，必須從ASIC的設計中來突顯競爭優勢，系統業者也已體認，設計過程一旦有所差錯，就會延遲產品上市時間，ASIC業者必須讓客戶了解自家解決方案所能提供的價值。
一般而言，ASIC設計中所強調的重點不外乎「3P」，亦即價格(Price)、效能(Performance)與功耗減少(Power Reduction)。而既然為客戶量身打造晶片為突顯差異化的一大機會，為何仍不見眾多業者投入，Kish分析，主要因為其中的技術門檻太高且投入的資金也相當龐大，因為客製化設計有時要考量的是不確定且多元化的使用者或使用者模式，ASIC業者甚至不能確定客戶究竟會在何種功能上使用到此一設計的哪一部分。
從EDA廠商的角度來看ASIC產業的發展也有新見解，Cadence行銷副總裁Steven Carlson表示，ASIC業者很容易陷入財務利潤、晶片效能與上市時程等3方面的取捨難題。值此晶片設計能力競爭白熱化之際，善用EDA工具確實有助於設計方法學的差異化表現，而EDA廠所專精的即在於測量與管理最佳化設計。
產品差異化突顯競爭優勢
至於在類比IC設計上所能帶來的差異化，Rhines則進一步解釋包含製程與設計的差異、減少以量取勝、每一平方米投注更多的設計努力以及避免功能的多來源性等4大部分。
對記憶體而言，則是此波產業震盪中最不易差異化的產品，觀察具代表性的記憶體大廠毛利率成長趨勢，明顯出現下滑趨勢，如美光的平均毛利率約在20～30% 間，而英飛凌分割奇夢達之後，毛利率則逐漸提升，Rhines認為，有助於記憶體產品差異的做法在於，接腳相容於多來源、滿足客戶標準化需求以及掌握架構差異化的有限機會。
以產品類型來看，微元件的毛利率約在50%左右，離散元件僅有20～40%的毛利率，ASIC與ASSP的毛利率則為40～50%，以德州儀器為例，該公司歷經2001年毛利率大幅下滑後，隨即調整策略，抱持破釜沉舟的決心，退出日益衰退且非核心業務的產品線，尤其提升了類比元件生產比重，因此毛利率由 2001年跌破30%，一路攀升到2006年時，一舉突破50%大關。
在差異化的前提下，有些業者訴諸市場面的議題，如從CES與3GSM等大型展會上訊息所衍生的商機，包括高速行動網路的崛起、數位電視廣播標準之爭、iPod與iPhone等殺手級應用裝置、大型高畫質電視平面顯示器、點對點媒體分享如YouTube、新興市場的行動電話需求，以及充斥於消費性電子中的影音功能等。
也有由技術層面著手的，如從共通平台轉為特殊功能專屬平台、投入65奈米製程、善用中國大陸與印度日趨進步的設計能力、解決擺脫不了的電源與功耗問題、重新定義處理器角色、開發影像與無線功能所適合的新架構，或是往符合主流的多核心設計方向邁進。
很顯然地，Open-Silicon選擇由技術角度切入差異化。針對ASIC未來成功的機會，Open-Silicon總裁暨執行長Naveed Sherwani(圖4)認為，能在基礎上驅動ASIC成功的兩大因子為對的價格與對的上市時間。而半導體業者須要協助客戶的即在於是成本、可預測性與可靠度，亦即讓晶片的設計再第一時間即能完成，並在符合市場需求的時間下，準時實現應有的效能。
透過多年的努力，Open-Silicon所設定的產業標準效應已開始發酵(圖5)，Sherwani強調，傳統ASIC業者供應商的晶片成本每顆約在 2.5美元以上，甚至達7倍的價格，由於Open-Silicon致力於將成本降至1美元多，目前已達成此目標；而在設計進度可預測性方面，過去一般業者僅能掌控15～20%的時程準確性，目前該公司則大幅提升可預測性達88%；至於傳統上約71%可達到設計一次就能符合預期效能的情況，也在Open- Silicon的努力下，將此一比例提升為94%。Sherwani將上述優於業界表現的數據歸功於差異化策略，至於該公司的差異化策略則包含：專注於中高階複雜的設計、嚴格管控創新的紀律、完善設計團隊的紀律、運用低風險高品質IP、供應鏈的最佳化與致力於可負擔且準時交貨的ASIC。
據研究機構資料顯示，只要成本夠低，全球約有60億人口皆為多媒體應用的目標市場，目前正在浪頭上的包括複雜的多媒體標準與應用、消費性電子裝置、創新的無線網路技術與矽平台等。
而設計領域涵蓋行動裝置每一主要處理功能的Tensilica，正是因為在多媒體市場上搶得先機，公司營收遂扶搖直上。Tensilica總裁暨執行長 Chris Rowen(圖6)表示，該公司也是因為趕搭消費性電子設計變革(圖7)的順風車，才讓產品有了差異化的機會。
Rowen指出，傳統在系統單晶片(SoC)的設計上，多以一顆通用型處理器為主，處理的內容涵蓋影像、圖像、聲音、封包處理、安全性與數位訊號處理等，而現今SoC的潮流則為多處理器的架構，除通用型處理器外，因應多媒體功能需求，將會搭配圖像、音訊、視訊等數位訊號處理器各司其職。
雖然由不同的市場區隔展現差異化策略，Tensilica致勝的關鍵仍在於獨特的技術，Rowen表示，憑藉該公司的技術幾乎可自動產生正確的處理器，首先選擇或描述正確的處理器，透過Tensilica處理器產生器，再搭配最佳化硬體的應用與量身訂製符合業界標準的軟體工具，即可在任一晶圓廠完成所設計的處理器，整個設計過程僅需一小時。
根據研究機構所提供的資料(表1)顯示，在依北美半導體行業協會(SIA)的分類下，各種元件中，仍以類比元件的毛利率最高。而類比元件的好壞差別即在於設計。
Rhines指出，有4大領域可以突顯類比元件的差異化，包括系統架構的創新、專屬矽智財(IP)、導入效率與製造良率。對於上述各領域的作法，Rhines也提出相關建議，分述如下：
採用C合成語言有助於加速架構的探索並縮短時間達成Verilog，同時也要探索更多架構的可能性，系統架構的創新可縮小晶粒的體積，C合成相當於甚至超越手動RTL的效率，緊接著，在各種可能的架構中找出最佳者。
根據市調機構的資料顯示，自2006年至2010年半導體產業的IP產值將維持穩定的年成長率，約為20%，可見IP未來的需求相當看好，如安謀 (ARM)、美普思(MIPS)等IP公司的地位也將因此水漲船高。運用IP可有效節省設計的時間，降低開發風險，讓設計者專注於差異化的設計，而專屬矽智財更有助於突顯類比元件差異化。
最重要的即在於加速驗證的速度與完整性，因為工程師約有三分之二的時間接花在驗證上，而從EDA過去演進的歷程可看出，最主要的改變即是使用語言的改變， 1980～1990年為邏輯閘年代，1990～2000年為硬體描述語言(HDL)年代，自2000年開始，則邁入驗證年代，也就是以System Verilog語言為主。
以系統層級設計除可加速驗證，更大的好處還在於功耗的減少，Rhines也以新一代驗證方法論(圖8)來說明如何提升導入的效率。另就設計的流程來看，從功能定義到演算法描述可省下70%的功耗，讓電源達到最有效的利用。
相較微粒缺陷，系統性設計缺陷對製造良率的影響較大(圖9)，如以區域為基礎，即使製程越趨先進，良率也可保持一定的水準，但若是以性能為基礎或是整體考量，良率將明顯下降。此外，要注意即使在製程窗口也會威脅製造的良率，而符合設計規則也不能確保良率，不過典型的DFM設計規則對於關鍵設計區域的檢查較仔細。
就在業者不斷致力於產品差異化後，Rhines透過幾家IC設計公司包括Alchip、eSilicon與VeriSilicon的觀察，預測產業將出現全新ASIC模式，如來自設計與製造所產生的成本差異化，晶圓廠有效載荷所帶來的數量折扣，離岸的設計中心林立，由客戶負責驗證邏輯元件，而新ASIC公司則負責實體導入。此外半導體公司、EDA業者與晶圓廠三方合作將顯著增加，如共同發展先進數位CMOS製程；另一方面，在由設計產生差異化上也有諸多改變，包括系統架構創新、設計導入效率、矽智財與可製造設計等部分，其中，EDA將與晶圓廠的特殊製程整合，以利完成可製造設計。
創新ASIC產業型態誕生
根據市調機構IC Insights公布的資料(圖10)顯示，從1998～2006年，無晶圓IC設計公司產值已成長6倍，2006年無晶圓IC設計公司產值占全球半導體產值的20%，較2000年的9.6%高出一倍餘，該機構並預測未來LSI Logic與傑爾系統等公司也將轉型成專職IC設計公司或Fab Lite公司，估計至2011年，無晶圓設計公司將進一步成長到占半導體產值25%以上的比重，由此可見無晶圓IC公司的經營型態已是大勢所趨。而在技術不斷推陳出新下，如結構化ASIC讓設計導入更容易、平台化的解決方案減少開發的風險性等，未來幾年包含ASSP與FPGA等廣義的ASIC產業發展仍大有可為。
