美光高頻寬記憶體襄助 英特爾強攻HPC市場

作者: 鄭景尤
2014 年 06 月 26 日

美光(Micron)宣布與英特爾(Intel)合作,為英特爾下一代Xeon Phi處理器(代號Knights Landing)提供封裝疊加(On-package)記憶體方案。該記憶體方案是雙方突破記憶體壁壘的長期合作成果,採用基礎動態隨機存取記憶體(DRAM)及堆疊(Stacking)技術,而後者也被用於美光的混合記憶體(Hybrid Memory Cube, HMC)方案中。


美光運算與網路商業事業部副總裁Tom Eby表示,英特爾的多重整合核心(Many Integrated Cores, MIC)結構與美光的高效能記憶體是強大的組合。英特爾和美光的先進技術成功地讓處理器與記憶體系統緊密結合,且該記憶體系統可以同時提供低功耗及超大頻寬的優勢。


英特爾副總裁暨工作站與高效能運算資料中心事業群總經理Charles Wuischpard指出,下一代的英特爾Xeon Phi處理器發布時將具備16GB的高效能封裝疊加記憶體,與DDR4相較,將大幅度提高持續記憶體頻寬(Sustained Memory Bandwidth),且擁有極高的能源使用效率並可以節省占位空間。Xeon Phi處理器將是英特爾首顆採用封裝疊加技術的高效能運算方案,該技術讓全球的研究人員、科學家及工程師能更快地運作更大的工作負載,但同時只須維持目前的代碼投資(Code Investment)。


據了解,與DDR4記憶體方案相較,美光最新記憶體方案的持續記憶體頻寬可達五倍、每位元的功耗(Energy per Bit)僅為三分之一、晶片占用面積也僅有一半。英特爾最新處理器中的高效能封裝疊加記憶體,將高速邏輯與DRAM層結合至一個經優化的封裝中,此舉將為業界樹立功耗及效能的新標竿;新的記憶體堆疊技術提供更好的可靠性、可用性即可服務性,這是高效能運算系統重要的元素。


Knights Landing處理器預計將從2015下半年起使用於高效能運算系統。舉例而言,美國國家能源研究科學計算中心(National Energy Research Scientific Computing Center, NERSC)在今年4月已宣布,將於2016年進行一項高效能運算安裝計畫,此系統將服務超過五千位使用者,以及超過七百項超大規模的科學研究專案,該計畫即可採用此一新的處理器。


英特爾指出,由於目前的記憶體與光纖都是伺服器內部的獨立元件,往往局限了超級電腦的效能與密度,因此該公司推出新的互連技術–Intel Omni Scale Fabric,並將其整合於新一代的英特爾Xeon Phi處理器,以及未來通用型英特爾Xeon處理器中,再與美光的高頻寬記憶體方案搭配後,Xeon Phi處理器可安裝成獨立的運算元件,藉此減少元件數量並節省空間並降低多餘的消耗電力。

標籤
相關文章

NAND遭逢25奈米難關 美光整合ECC化疑慮

2010 年 12 月 20 日

半導體業大者恆大 2019資本支出集中率再攀高

2019 年 11 月 08 日

美議員提案補助半導體商228億

2020 年 06 月 12 日

WD/Kioxia發表BiCS5 3D NAND全面進入百層世代

2020 年 02 月 26 日

記憶體熄火 台積電有望成為全球半導體產業營收龍頭

2022 年 09 月 12 日

NVIDIA發布HGX-2 AI運算效能更上層樓

2018 年 05 月 31 日
前一篇
智慧能源搶搭IoT商機 晶片商全面備戰
下一篇
安捷倫BGA內插器可進行DDR4設計探量

登入會員

本站程式甫於2022.5.5更新,
所有舊會員必須先點擊:
忘記密碼 進行密碼確認後,才能正常登入。

上述動作目的在於確保帳號安全性,造成不便懇請見諒。如您已重設過密碼,請忽略此訊息。