萊迪思(Lattice)發布ispClock 5400D可編程時鐘元件的評估板，這款新評估板適用於ispClock5400D差分時鐘分配元件的評估和設計的開發平台。該款評估板還可以用於查看5400D元件的性能和在系統編程，或用作LatticeECP3現場可編程閘陣列(FPGA)串列協定或視頻協定評估板的副板或時鐘源。
通常，只有帶有LVDS或LVPECL介面的價格昂貴的振盪器才可用作FPGA SERDES介面應用的參考時鐘源。而現在ispClock5400D器件提供超低抖動差分時鐘輸出，可以用來驅動FPGA、特定應用標準產品(ASSP)和特定應用積體電路(ASIC)的通用時鐘源以及SERDES參考時鐘源。該評估板演示了如何將低成本的互補式金屬氧化物半導體(CMOS)振盪器連接到ispClock5400D器件，為XAUI應用或270MHz SDI視頻應用產生高品質的時鐘。
萊迪思混合訊號元件產品經理Shyam Chandra表示，新款評估板為使用ispClock5400D元件實現差分時鐘提供了一個優異的開發平台。該平台提供了一種快速介面到測試設備平台的方法，以確保5400D系列較低的週期和相位抖動性能。傳統的時鐘分配IC並不能很好地解決電路板上有關時序問題的設計挑戰；事實上，在許多情況下，解決時序問題需要重新進行電路板布局和生產。新款評估板展示了ispClock5400D元件相偏控制的靈活性，其成本遠低於傳統的時鐘分配IC。
萊迪思網址：www.latticesemi.com
