薄化製程良率升級 2.5D矽中介層晶圓成本下探

作者: Thorsten Matthias
2013 年 04 月 08 日
2.5D矽中介層(Interposer)晶圓製造成本可望降低。半導體業界已研發出標準化的製程、設備及新型黏著劑,可確保矽中介層晶圓在薄化過程中不會發生厚度不一致或斷裂現象,並能順利從載具上剝離,有助提高整體生產良率,減少成本浪費。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

賽靈思推出兩倍電晶體數量FPGA

2011 年 10 月 31 日

賽靈思Vivado設計套件提升15%設計效能

2012 年 08 月 01 日

EDA環境銜接量測軟體 電子產品開發週期大幅縮短

2013 年 06 月 24 日

搶攻資料中心 賽靈思發布OpenCL開發工具

2014 年 11 月 25 日

FPGA優勢多 邊緣運算率先導入視覺應用

2018 年 05 月 24 日

看好未來五年自駕發展 賽靈思進攻大中華市場

2018 年 07 月 30 日
前一篇
猛攻高階行動裝置 觸控IC廠高整合方案輪番上陣
下一篇
ADI發表智慧發送器展示電路
最新文章

零時差守備打造資安韌性

2026 年 01 月 01 日

確保關鍵業務持續運作 善用AI優勢強固場域資安韌性

2026 年 01 月 01 日

資安融入研發 接招歐盟CRA

2026 年 01 月 01 日

智慧感知結合零信任固若金湯

2026 年 01 月 01 日

可信基礎造就邊緣AI安全生態

2026 年 01 月 01 日