薄化製程良率升級 2.5D矽中介層晶圓成本下探

作者: Thorsten Matthias
2013 年 04 月 08 日
2.5D矽中介層(Interposer)晶圓製造成本可望降低。半導體業界已研發出標準化的製程、設備及新型黏著劑,可確保矽中介層晶圓在薄化過程中不會發生厚度不一致或斷裂現象,並能順利從載具上剝離,有助提高整體生產良率,減少成本浪費。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

真實傳達訊號 DAC搭起數位/類比橋樑

2010 年 12 月 02 日

賽靈思推出Spartan-6/Virtex-6 FPGA DSP套件

2010 年 12 月 16 日

賽靈思/NI攜手頒發LabVIEW FPGA創新獎

2011 年 08 月 16 日

賽靈思DSP設計套件支援浮點運算功能

2011 年 11 月 14 日

賽靈思異質架構3D FPGA元件正式出貨

2012 年 06 月 05 日

賽靈思攜手IP整合商提供完整多媒體串流終端方案

2021 年 11 月 01 日
前一篇
猛攻高階行動裝置 觸控IC廠高整合方案輪番上陣
下一篇
ADI發表智慧發送器展示電路