降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

滿足低成本/低抖動需求 晶體緩衝器降低設計風險

2011 年 03 月 28 日

晶片級變壓器隔離技術護體 數位電源運作更可靠

2015 年 01 月 08 日

借力BiCMOS製程 超音波接收器實現低雜訊/功耗

2015 年 12 月 03 日

無線電架構攸關訊號干擾/共存 射頻採樣/零中頻設計細思量

2022 年 05 月 05 日

PD 3.1克服相容性挑戰 USB快充240W達陣

2022 年 05 月 19 日

開拓疾病治療新途徑 生物電子藥物前景可期(1)

2023 年 12 月 04 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器