降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

電流感測器加持 LED驅動器實現節能效果

2010 年 06 月 03 日

實現1Gbit/s高速傳輸 LTE-Advanced大顯身手

2011 年 09 月 08 日

微控制器居「中」協調 智慧型遠端監控系統上路

2011 年 09 月 29 日

主流創客平台新成員出列 96Board挑戰Raspberry Pi

2016 年 11 月 17 日

帶通模式護駕降功耗  ECU實現零開關雜訊供電

2020 年 05 月 04 日

結合歐拉方法與雅可比矩陣 衛星位置估測更精準(3)

2024 年 07 月 17 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器