降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

多重標準射頻收發器發威 可變頻率低雜訊放大器優勢顯

2011 年 06 月 09 日

UL 1699B標準年底報到 PV系統商搶裝電弧偵測裝置

2012 年 08 月 12 日

蝕刻時間/缺陷率呈正函數關係 SiC晶圓表面處理時間要抓緊

2016 年 08 月 25 日

平凡路燈變身城市聯網門戶 智慧交通照明解決方案登場

2017 年 04 月 20 日

CIS應用百百種 AMR開拓智慧無人載具時代

2022 年 09 月 15 日

寬能隙電晶體帶來雙重優勢 電動車OBC效能更上層樓(2)

2024 年 03 月 21 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器