降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

掌握各種物理原理 電容式觸控感測系統輕鬆打造

2009 年 02 月 11 日

結合FPGA設計 醫療設備開發捨軟求硬更可靠

2010 年 07 月 01 日

矽晶片融合技術助力 SoC FPGA設計架構脫穎而出

2012 年 11 月 18 日

行動裝置需求爆發 LTE晶片商競推SoC方案

2012 年 12 月 03 日

強化電壓承受力與抗干擾性能 雙向可控矽改善dV/dt設計

2016 年 11 月 12 日

三向直搗技術/智慧應用難關 聊天機器人起腳射門

2020 年 04 月 27 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器