降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

小型記憶卡大受歡迎 TwinFlash解決成本與密度問題

2004 年 11 月 25 日

擺脫惱人的電源線 利用USB電力進行作業

2005 年 06 月 01 日

結合多元網路 WSN伺服器擴展ZigBee應用

2007 年 08 月 15 日

半導體元件商互搶地盤 嵌入式市場草木皆兵

2010 年 09 月 06 日

提升量測準確度 示波器ENOB值成關鍵指標

2011 年 12 月 08 日

無跡卡爾曼濾波精確度提升 衛星定位非線性無跡轉換效能佳(2)

2024 年 12 月 20 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器