降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

避免無線訊號形狀改變 射頻/基頻模擬衰落測試兵分兩路

2007 年 06 月 29 日

實現高效能電源轉換器 HVIC性價比亮眼

2011 年 10 月 27 日

3G網路負擔拉警報 行動數據流量卸載登板救援

2011 年 11 月 17 日

慎選石英晶體負載電容值 時序晶片確保精確性/可靠度

2015 年 08 月 20 日

系統層級架構/中斷延遲產生影響  處理器效能高低不容輕忽

2017 年 10 月 05 日

Z-Wave安全系統嚴防駭客(1)

2023 年 04 月 25 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器