降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

檢測大電流、低電壓MOSFET故障機制 比較平面型與凹槽式架構

2005 年 03 月 02 日

封裝薄型化需求殷 創新封裝內連線技術問世

2010 年 09 月 16 日

確保FPGA電軌關閉順序正確  主動式電源定序IC不可少

2018 年 02 月 01 日

三階段高效糾錯機制加持 3D TLC Flash使用壽命大增

2018 年 02 月 05 日

快速部署PAM-4應用 AMI模型/取樣示波器不可少

2017 年 01 月 14 日

氮化鎵功率元件前景可期 關鍵製程必須更精密

2020 年 12 月 02 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器