降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

iPhone畫面幕後功臣 3D顯示晶片當之無愧

2010 年 08 月 16 日

簡易驅動器助臂力 高功率LED照明成本效益大增

2011 年 10 月 17 日

借力高整合光學感測器 智慧手機增強使用體驗

2014 年 10 月 06 日

迎接巨量資料時代 複數光調變技術加速傳輸速率

2015 年 04 月 13 日

數位電源安全/功率密集/高效率達陣 GaN FET/即時MCU相得益彰

2021 年 06 月 20 日

輔助資訊娛樂/資通訊控制/ADAS Wi-Fi 6E導入聯網汽車應用

2023 年 04 月 13 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器