降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

探索最底層傳輸通道 解析HDMI實體層內在結構

2006 年 06 月 12 日

整合DC-DC轉換器 單電池操作MCU獲青睞

2009 年 08 月 14 日

頻寬/傳播技術為IPTV普及關鍵

2009 年 08 月 27 日

3GPP規範要求嚴謹 LTE產品測試千頭萬緒

2010 年 10 月 25 日

新增Cat.M/NB-IoT規格 LTE R13版強化MTC技術

2016 年 03 月 07 日

有效降低開關耗損保護裝置 GaN元件直接驅動更可靠

2017 年 07 月 17 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器