降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

確保燃料電池可靠性/安全性 質子交換膜技術舉足輕重

2008 年 07 月 11 日

確保LTE語音品質 VoLTE信令/通話測試不可少

2013 年 10 月 21 日

突破工業現場匯流排不相容問題 IO-Link點對點通訊大有潛力

2016 年 12 月 12 日

新一代SPU微控制器助力 雷達應用/安全再上層樓

2018 年 10 月 08 日

從機械駛向電子 自駕車技術/應用進展神速

2022 年 08 月 25 日

健康數據串連醫療照護 醫療物聯網優化診療品質(2)

2024 年 03 月 11 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器