降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

SoC設計探索善用儲存架構特性 提昇快閃記憶體系統效能

2004 年 11 月 11 日

撙節測試成本 提升示波器效率成當務之急

2004 年 12 月 27 日

溫升過高難治本 交換式電源電路MOSFET出奇招

2009 年 05 月 24 日

感測系統連上線 邊緣智慧護IIoT節點安全

2018 年 07 月 16 日

SPARC沉積薄膜有效克服訊號串擾(1)

2023 年 04 月 27 日

可程式化移相器問世 光子晶片設計彈性大增(2)

2024 年 11 月 12 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器