降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

減少CPU處理中斷負擔 8/16位元MCU性能再提升

2008 年 09 月 24 日

以低位元率實現高品質影像 HEVC成4K視訊編碼新顯學

2013 年 11 月 04 日

提高電池壽命/增大覆蓋範圍 LTE-M加速物聯網蓬勃發展

2016 年 01 月 18 日

數位/類比整合型MCU助力 血糖機降低血球干擾

2018 年 10 月 22 日

鐵路系統拓展高頻寬連線 無線通訊助攻乘客體驗

2021 年 03 月 02 日

HBM實現全方位AI DRAM堆疊更上層樓

2024 年 04 月 19 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器