降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

遵循ZigBee Light Link標準 無線照明控制簡單又精準

2014 年 01 月 11 日

高速介面要求日益嚴苛  連接器設計製造難度攀升

2016 年 11 月 24 日

助力裝置製造/程式應用開發 藍牙5.3加速無線聯網互通

2021 年 11 月 04 日

兼顧系統可靠性/效能 溫度感測器尺寸與配置神助攻

2021 年 11 月 21 日

車輛電氣化進程飛快 FPGA強力支援汽車智慧化

2023 年 01 月 19 日

體積小/高度低/使用壽命長 觸控開關滿足消費性/工業需求

2024 年 08 月 21 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器