降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

兼具溫度穩定/結構堅固特性 微機電式麥克風獲青睞

2007 年 12 月 27 日

影像套合技術臻成熟 3D圖資建置事半功倍

2009 年 09 月 27 日

嵌入式應用設計化繁為簡 一次性可編程MCU不可或缺

2010 年 12 月 09 日

傳輸量/顯示功能倍增 DisplayPort1.2瞄準CE

2011 年 01 月 03 日

借力超接合面MOSFET 電機驅動應用功率轉換效能增

2018 年 08 月 23 日

電感器材料/設計/氣隙計算慎行 車載充電器耗損降效率增

2020 年 06 月 14 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器