降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

以標準架構加速上市時程 NMPR解決產品互通性

2005 年 07 月 13 日

實現高整合功率轉換器 MCP技術解決寄生與偏壓問題

2007 年 08 月 23 日

備受各國重視 700MHz促進無線通訊/廣電整合

2009 年 06 月 30 日

封裝薄型化需求殷 創新封裝內連線技術問世

2010 年 09 月 16 日

快速部署PAM-4應用 AMI模型/取樣示波器不可少

2017 年 01 月 14 日

ISO 26262標準把關  車用IC安全不馬虎

2017 年 06 月 26 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器