降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

時序產業興革命 線上訂製客製化IC消弊端

2010 年 03 月 11 日

低功耗MCU發威 智慧手表電池壽命更持久

2013 年 10 月 17 日

因應主電源供應中斷 新型元件滿足備用電源設計需求

2016 年 12 月 11 日

物聯網裝置管理日趨重要 MTC Gateway居間折衝扮要角

2016 年 12 月 15 日

打造毫米波功率放大器 砷化鎵製程相位補償展妙用

2019 年 05 月 16 日

強化能源效率/可用度/效能/安全 車用EPS晶片組超展開

2020 年 03 月 09 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器