降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

催生高效率電源供應 DC/DC u Module穩壓器出列

2008 年 07 月 30 日

遲滯降壓設計助力 LED驅動器電流控制更穩定

2012 年 08 月 02 日

簡化USB Type-C Alt模式測試 新一代驗證解決方案展妙用

2017 年 04 月 17 日

四大技術各有新突破 矽光子整合難題有解

2022 年 08 月 18 日

電阻材料百百種 選對電阻特性保產品穩定(1)

2024 年 03 月 12 日

量子雜訊現難題 AI解碼器改寫糾錯賽局

2025 年 11 月 17 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器
最新文章

零時差守備打造資安韌性

2026 年 01 月 01 日

確保關鍵業務持續運作 善用AI優勢強固場域資安韌性

2026 年 01 月 01 日

資安融入研發 接招歐盟CRA

2026 年 01 月 01 日

智慧感知結合零信任固若金湯

2026 年 01 月 01 日

可信基礎造就邊緣AI安全生態

2026 年 01 月 01 日