降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

創造數位電源管理優越效能 準諧振返馳式轉換器出爐

2008 年 09 月 01 日

確保產品穩定與效能 電池特性量測不可或缺

2016 年 01 月 24 日

實現USB Type-C上行埠 高速訊號多工器展妙用

2017 年 04 月 20 日

尺寸微縮/高效率優勢突顯 GaN成功率放大器首要選擇

2019 年 05 月 13 日

共享汽車靈活調度 聯網橋接器遠距控制達陣

2022 年 10 月 02 日

MPSoC整合FIPS 140-3認證環境 強化通訊加密安全(1)

2024 年 03 月 29 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器