降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

利用直接合成技術 提升WiMedia訊號品質

2007 年 10 月 25 日

分流式架構助陣 太陽光電儲能如虎添翼

2010 年 11 月 01 日

運用無感測器向量控制技術 工業變速馬達能源效驟升

2015 年 05 月 16 日

一次搞懂模組化/單機儀器差異 模組化儀器五大迷思面面觀

2014 年 10 月 30 日

建立平均模型 返馳轉換器漏電感影響全都露

2016 年 03 月 26 日

近距離傳輸不塞車 D2D通訊暢通5G疾行網路

2017 年 07 月 22 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器