降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

擔當功率緩衝重任 光耦合器提升PV逆變器性能

2013 年 04 月 15 日

LPWA技術打基礎 印度智慧城市大步向前

2018 年 03 月 12 日

非接觸感測增添電器便利性 磁元件實現位置/水位感測

2017 年 02 月 18 日

具效能/安全/成本優勢 RISC-V躋身晶片製造新利器

2019 年 09 月 19 日

改善電路設計/溫度監控 Type-C電纜快充升溫有解方

2019 年 09 月 23 日

L1/L5雙頻接收器與天線建功 GNSS力助通訊網路時序準確

2023 年 08 月 11 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器