降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

運用MSO偵測內嵌式設計問題 MCU混合信號設計有解

2005 年 11 月 10 日

強化基地台/用戶端連線控制 行動WiMAX技術水到渠成

2009 年 07 月 23 日

強化射頻與MCU性能 車用77GHz雷達性價比攀升

2013 年 03 月 21 日

miniLED背光走向商品化 提升性價比成當務之急

2021 年 12 月 06 日

UNO R3或R4?好難決定!兩款開發板選擇指南,幫專案找出最適配開發板

2025 年 01 月 28 日

現場匯流排原理/應用設計 CAN FD車載通訊有感升級(2)

2025 年 02 月 06 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器