降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

硬體軟體化趨勢成形 多核心DSP架構乘勢崛起

2008 年 11 月 28 日

精進手機拍攝功能 氙氣閃光燈模組扮要角

2010 年 05 月 13 日

改用快速序列非信令儀器 智慧手機產測效率倍增

2012 年 10 月 04 日

車用元件驗證不馬虎 板階可靠度測試品質把關不漏接

2021 年 10 月 30 日

AI視覺辨識再進化 SPoVT強化3D點雲補全

2022 年 12 月 12 日

智慧運用L1/L5訊號 雙頻GNSS提升車載定位精度

2024 年 06 月 20 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器