降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

迎接全IP世代 核心網路革命勢在必行

2010 年 04 月 12 日

突破功耗/系統整合瓶頸 行動立體顯示大有看頭

2011 年 07 月 18 日

鎖定高成長應用 MCU商力推專用型方案

2012 年 09 月 03 日

矽穿孔技術襄助 3D IC提高成本效益

2014 年 09 月 01 日

5G通訊搶食物聯網大餅 NB-IoT規格戰正式開打

2016 年 09 月 01 日

結合GPS與星座架構 低軌衛星定軌更快速(2)

2024 年 05 月 22 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器