降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

FPGA型DSP需求增加 控制電路實現高效能DSP

2005 年 11 月 14 日

光電:驅動IC技術不斷突破 白光LED進軍LCD TV照明

2006 年 01 月 27 日

結合即時控制功能/功率/DSP效能<br>新一代MCU嶄露頭角

2009 年 07 月 28 日

實現高速影音即時傳輸 Thunderbolt開創介面新紀元

2012 年 01 月 05 日

克服天線設計/同頻干擾問題 MIMO系統實現多串流應用

2015 年 05 月 11 日

提升雷達探測距離 氮化鎵PA脈衝下降有解(2)

2025 年 02 月 17 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器