降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

徹底釋放運算能力 處理器邁向異質系統架構

2013 年 11 月 17 日

導入高效能控制演算法 MI無線充電提升傳輸功率

2013 年 11 月 30 日

新型感測器與玻璃基板助力 觸控面板模組厚度銳減

2015 年 03 月 08 日

漏電感影響明顯降低 CCM反馳轉換器效率佳

2016 年 05 月 29 日

微控制器驅動無線模組 氣味信差昇華網路通訊體驗

2021 年 10 月 24 日

傳統車聯網安全防護現漏洞 透徹攻擊路徑VSOC保資安

2024 年 05 月 09 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器