降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

挾低功耗/低成本/特性 UWB射頻前端電路設計邁大步

2008 年 07 月 29 日

靜電放電防護重要性突顯 ESD/HDMI兼容性方案出爐

2008 年 08 月 04 日

GCD技術突破 特徵分析加速MOSFET演進

2010 年 01 月 28 日

LED照明系統創新設計知易行難

2010 年 02 月 08 日

備妥應變措施 智慧工廠聯網安全免煩惱

2019 年 04 月 28 日

直流充電樁產線測試不可少 ATS確保產品穩定(1)

2024 年 03 月 06 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器