前進矽谷特別報導

互連架構/驗證技術翻新 SoC設計效率/良率俱增

作者: 柯凱林
2015 年 12 月 03 日
系統單晶片(SoC)開發可望又快又好。矽智財(IP)開發商與電子設計自動化(EDA)業者所研發的新一代晶片互連架構與功能驗證技術,可有效解決現今系統單晶片設計日益複雜所導致的互連頻寬不足和驗證速度過慢等問題,大幅縮短SoC研發時程並提高整體設計良率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

專訪快捷亞太區市場行銷暨應用工程副總裁藍建銅

2010 年 07 月 15 日

突破10奈米製程物理極限 電晶體結構/材料加速變革

2014 年 03 月 01 日

物聯網風潮驅動 工控記憶體需求紅不讓

2014 年 03 月 10 日

專訪艾邁斯歐司朗ROA技術總監李定翰 艾邁斯歐司朗攜手光學應用市場

2022 年 01 月 30 日

邁向永續電源管理 亞太區企業面臨不同挑戰

2023 年 03 月 13 日

光子傳輸時代來臨  CPO全力應援AI高速運算

2024 年 09 月 06 日
前一篇
克服工業物聯網挑戰 NI力推開放式標準平台
下一篇
Digi-Key出貨包裹量達五千萬里程碑