前進矽谷特別報導

互連架構/驗證技術翻新 SoC設計效率/良率俱增

作者: 柯凱林
2015 年 12 月 03 日
系統單晶片(SoC)開發可望又快又好。矽智財(IP)開發商與電子設計自動化(EDA)業者所研發的新一代晶片互連架構與功能驗證技術,可有效解決現今系統單晶片設計日益複雜所導致的互連頻寬不足和驗證速度過慢等問題,大幅縮短SoC研發時程並提高整體設計良率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

市場版圖丕變 台灣手機代工廠力求突圍

2008 年 09 月 08 日

專訪MHL聯盟總裁王貴添 MHL 2.0支援3D影像規格

2012 年 08 月 16 日

專訪PowerbyProxi副總裁Tony Francesca Qi磁共振系統叫陣A4WP

2015 年 07 月 06 日

纜線相容性/訊號干擾挑戰有解 USB Type-C應用大爆發

2016 年 01 月 04 日

專訪遠傳企業暨國際事業群執行副總經理李浩正 布建智慧城市須先了解城市需求

2016 年 08 月 08 日

結合AI精準升級 3D列印強化彈性生產優勢

2022 年 09 月 03 日
前一篇
克服工業物聯網挑戰 NI力推開放式標準平台
下一篇
Digi-Key出貨包裹量達五千萬里程碑