前進矽谷特別報導

互連架構/驗證技術翻新 SoC設計效率/良率俱增

作者: 柯凱林
2015 年 12 月 03 日
系統單晶片(SoC)開發可望又快又好。矽智財(IP)開發商與電子設計自動化(EDA)業者所研發的新一代晶片互連架構與功能驗證技術,可有效解決現今系統單晶片設計日益複雜所導致的互連頻寬不足和驗證速度過慢等問題,大幅縮短SoC研發時程並提高整體設計良率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

新興生物辨識技術來勢洶洶 指紋辨識技術擴大應用應戰

2008 年 07 月 31 日

流明數/發光效率/價格迭有突破 LED加速取代傳統光源

2011 年 05 月 26 日

Thunderbolt創新連結模式加持 NB擴充基座應用翻紅

2012 年 07 月 19 日

深度學習元件庫加持 AI機器視覺大步向前

2017 年 04 月 13 日

洞見智慧影像五大趨勢 AI/資料分析革新儲存架構

2021 年 02 月 21 日

專訪恩智浦半導體台灣區業務副總經理臧益群 恩智浦攜手鴻海MIH強攻電動車

2022 年 08 月 20 日
前一篇
克服工業物聯網挑戰 NI力推開放式標準平台
下一篇
Digi-Key出貨包裹量達五千萬里程碑