具小體積/低成本/高彈性優勢 PoP封裝層疊風潮興

作者: 林振財
2009 年 02 月 27 日
PoP層疊封裝技術是透過將兩個或更多元件,以垂直堆疊或是背部搭載的方式來節省印刷電路板(PCB)的占用空間,封裝間的電子接線直接相連,然後再由位於下方的封裝元件連接到電路板,雖然這個技術基本上可允許超過兩個以上的封裝元件垂直堆疊,但通常在使用時,只會使用兩個封裝。圖1描述PoP技術的典型實現,下方為邏輯電路或中央處理器(CPU),上方則為記憶子系統。邏輯電路或CPU位於下方的主因是通常其須連接到系統電路板的訊號線數量相對要多,圖1顯示的邏輯電路晶片使用打線後密封的方式,不過這類邏輯元件也經常使用覆晶片封裝技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

擔當功率緩衝重任 光耦合器提升PV逆變器性能

2013 年 04 月 15 日

LPWA技術打基礎 印度智慧城市大步向前

2018 年 03 月 12 日

非接觸感測增添電器便利性 磁元件實現位置/水位感測

2017 年 02 月 18 日

具效能/安全/成本優勢 RISC-V躋身晶片製造新利器

2019 年 09 月 19 日

改善電路設計/溫度監控 Type-C電纜快充升溫有解方

2019 年 09 月 23 日

L1/L5雙頻接收器與天線建功 GNSS力助通訊網路時序準確

2023 年 08 月 11 日
前一篇
聚積三通道恆流LED驅動器針對建築照明應用
下一篇
SiliconBlue宣布iCE65超低功耗FPGA量產出貨