具小體積/低成本/高彈性優勢 PoP封裝層疊風潮興

作者: 林振財
2009 年 02 月 27 日
PoP層疊封裝技術是透過將兩個或更多元件,以垂直堆疊或是背部搭載的方式來節省印刷電路板(PCB)的占用空間,封裝間的電子接線直接相連,然後再由位於下方的封裝元件連接到電路板,雖然這個技術基本上可允許超過兩個以上的封裝元件垂直堆疊,但通常在使用時,只會使用兩個封裝。圖1描述PoP技術的典型實現,下方為邏輯電路或中央處理器(CPU),上方則為記憶子系統。邏輯電路或CPU位於下方的主因是通常其須連接到系統電路板的訊號線數量相對要多,圖1顯示的邏輯電路晶片使用打線後密封的方式,不過這類邏輯元件也經常使用覆晶片封裝技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

滿足多元功能電力需求 DC/DC轉換器簡化手持裝置供電設計

2007 年 03 月 02 日

延長電池續航力 超低靜態電流PMIC盛行

2009 年 09 月 21 日

進軍手機/平板/電子書 電源IC商各就各位

2011 年 01 月 03 日

新一代高頻寬示波器性能躍進 SAS-3電氣驗證省時省力

2015 年 06 月 01 日

低功耗/小尺寸同時滿足  電源設計大舉轉向48V架構

2018 年 03 月 29 日

數位量測儀器功能多樣化 任意波訊號產生器操作更直覺

2020 年 12 月 31 日
前一篇
聚積三通道恆流LED驅動器針對建築照明應用
下一篇
SiliconBlue宣布iCE65超低功耗FPGA量產出貨