可製造性大幅提升　外壁叉型片解決GAA量產難題

頂尖晶圓代工廠和垂直整合製造商(IDM)正持續為實現2奈米(或相當等級)技術節點的量產而發展，而環繞閘極(GAA)奈米片(Nanosheet)電晶體在該節點扮演核心角色。GAA奈米片元件架構一直作為鰭式場效電晶體(FinFET)的後繼技術而推行，讓靜態隨機存取記憶體(SRAM)和邏輯標準單元得以進一步縮小尺寸。 GAA奈米片元件的主要特色是垂直堆疊兩個或兩個以上奈米片型傳導通道，其中一個堆疊為包含在單個邏輯標準單元的p型元件，另一個則為n型元件(圖1)。這種配置能讓設計人員進一步縮短邏輯標準單元的高度，該數值定義為每單元的金屬導線(或軌道)數量乘以金屬間距。設計人員也可以選擇拉寬通道，犧牲標準單元高度來換取更大的驅動電流。除了尺寸微縮，GAA奈米片電晶體提供另一項勝過FinFET的優勢：閘極從各個方向環繞傳導通道，進而改善閘極對通道的控制，就算是在短通道的狀態下亦然。 圖1　GAA奈米片的穿透式電子顯微鏡圖   在晶片製造商轉換到互補式場效電晶體(CFET)技術前，GAA奈米片技術預計會延續至少三個技術世代。因為CFET具備nMOS-pMOS垂直堆疊架構，其整合複雜度比常規奈米片元件還要高出許多。因此，根據imec提出的發展藍圖，CFET量產在0.7奈米(A7)節點以後才可行。這意味著GAA奈米片世代至少要延伸到10埃米(A10)技術節點，到時的標準單元的高度預計會縮小到90奈米。 叉型片：擴展GAA到10埃米的微縮加速器 不過，要在不犧牲性能的情況下微縮GAA奈米片的標準單元，在工程上極具挑戰性。因此，從奈米片轉向叉型片(Forksheet)元件架構，是可能的解決方案。該架構是一項比常規GAA奈米片技術更具微縮潛力的非破壞性技術。 2017年，imec推出了叉型片元件架構，起初是作為SRAM單元的微縮加速器，隨後當作邏輯標準單元的微縮技術。該架構首次製造的特點是在閘極圖形化之前，在nMOS與pMOS元件之間放置的一層介電牆。因為該壁層置於邏輯標準單元的中間，故將此結構稱作「內壁」叉型片(圖2)。這種壁層把p型閘極溝槽與n型閘極溝槽從物理層面隔開，可以實現比FinFET或奈米片元件還要緊密的n-p間隔。這能進一步微縮標準單元的尺寸(最多達到90奈米的單元高度)，同時還能提供性能增益。在這種「內壁」配置下，這些片狀元件層由一種三閘極的叉型架構控制，這也是這種元件名稱的由來。 圖2　內壁叉型片的穿透式電子顯微鏡圖   2021年IEEE國際超大型積體電路技術研討會(VLSI)上，imec展示了12吋內壁叉型片製程流程的可製造性。其全功能元件的電氣特性分析證實了叉型片是最有潛力，可將邏輯和SRAM奈米片微縮推進到10埃米(A10)節點的元件架構。由於這套整合流程重複利用大部分的奈米片生產步驟，從奈米片到叉型片的技術演變可視為不具破壞性。 內壁叉型片的可製造性存在挑戰 儘管成功完成硬體展示，有關可製造性的擔憂持續存在，促使imec重新思考和改良其最初的叉型片元件架構。主要的挑戰與內壁架構本身的可製造性有關。為了達到90奈米的邏輯標準單元高度，介電牆需要達到極薄的厚度，落在8~10奈米的範圍內。然而該壁層在元件製程流程的早期階段製造，所以會暴露在後續所有的前段製程蝕刻步驟下，這些蝕刻可能進一步削減介電牆的厚度，對該壁層的材料選擇增添諸多需求。此外，為了實現專用於n型或p型元件(例如p/n源極/汲極磊晶)的製程步驟，勢必要在這層薄介電牆上方精準放置專用的光罩，這會增加p/n光罩對準的難度。 除此之外，現實應用中的九成元件都有一個提供n型和p型通道使用的共同閘極。在包含內壁叉型片元件的標準單元內，介電牆會阻隔這種p-n相連的閘極。除非提高閘極高度來跨越這面牆，但此舉會增加寄生電容。 最後，晶片製造商也擔憂三閘極架構，閘極在此架構下只從三面環繞通道。與GAA架構相比，閘極面臨失去通道控制的風險，尤其是在短通道的狀態下。 外壁叉型片：標準單元邊界上的介電牆 在2025年IEEE國際超大型積體電路技術研討會(VLSI)上，imec研究人員發表了一款創新的叉型片元件架構，他們取名為外壁叉型片。他們利用科技電腦輔助設計(TCAD)模擬，展示了這種外壁叉型片透過簡化製程複雜度、提供優異性能，同時保留尺寸的可調能力來改良其先前的設計。 外壁叉型片把介電牆放在標準單元的邊緣，將其轉為p-p或n-n壁層。這能讓每片壁層都能給其相鄰的標準單元共用，也能以更寬的厚度(最厚到15奈米)製造，而無須犧牲90奈米的單元高度。 另一個特點是壁層後(wall-last)整合方法。整體製程流程從形成矽/矽鍺(SiGe)寬堆疊開始—在GAA技術反覆出現的一道製程步驟。在奈米片通道形成階段蝕刻矽鍺(SiGe)後，該堆疊的矽元件層會形成奈米片型傳導通道。該介電牆最後會把該堆疊一分為二，兩顆具備相似極性的場效電晶體分別在該壁層的兩側。這層壁層在整合流程接近尾聲時製造，也就是在奈米片通道形成、源極/汲極蝕刻和源極/汲極磊晶成長之後進行。最後是替代金屬閘極(RMG)步驟完成該整合流程。圖3為內壁與外壁叉型片的結構比較。 圖3　內壁(上)與外壁(下)叉型片結構示意圖(發表於2025年IEEE國際超大型積體電路技術研討會)   外壁叉型片實現五大改良 內壁和外壁叉型片有兩點勝過GAA奈米片元件的共同優勢。在尺寸微縮方面，這兩種設計都能在10埃米(A10)節點實現90奈米的邏輯標準單元高度，與14埃米(A14)奈米片技術的115奈米單元高度相媲美(圖4)。第二點共同優勢是下降的寄生電容：在介電牆兩側的兩顆場效電晶體(不論是在內壁架構的n型或p型元件，或是外壁架構的n型與n型或p型與p型電晶體)能以比基於奈米片的微縮單元還要更近的距離放在一起，而不會造成電容問題。 圖4　...