孕龍科技為學生推出基礎邏輯量測串列協定分析

2009 年 01 月 14 日

孕龍邏輯分析儀(PC-Based Logic Analyzer)常久下來,累積已支援的串列協定分析模組,已經超過五十多種以上。孕龍科技目前已開發基礎邏輯量測的串列協定分析如下:孕龍科技邏輯分析儀Digital logic分析模組可針對數位邏輯閘電路的輸入輸出進行相對應的分析,數位邏輯閘種類繁多,目前先以AND、OR、NAND目前先以AND、OR、NAND、NOR、XOR、XNOR 及NOT進行製作,將來會陸續增加種類。
 



而ARITHMETIC LOGIC則為算數邏輯閘(Arithmetical logic),透過孕龍科技特殊匯流排模組算數邏輯閘,可以快速的分析算數邏輯電路中輸入輸出狀態,包含分析加法器、減法器、乘法器、除法器以及相對應的BCD碼輸出,適合用於算數邏輯的開發測試或學習。
此外, J-K Flip-Flop主要應用於數位訊號的控制上,改變正反器接線方式,還可以將J-K Flip-Flop組成T型正反器或是D型正反器。J-K Flip-Flop的輸出是在CP出現變化緣的時候進行狀態轉換,另一種J-K Flip-Flop是依據邊緣觸發進行判斷,與一般正反器不同的地方是狀態的轉換不再依據出現變化緣後的J、K值有關,而是與變化之前的J、K值有關。
 



孕龍科技的邏輯分析儀搭配自家的研發軟體外,更多的串列協定分析模組完全迎合業界及學術界的需求,創造出最快速的解碼功能,並賦予產品更高的價值。學生在學習量測數位訊號時可以先從邏輯分析儀作探討,孕龍科技為此徵召駐校代表職缺,除了給予優渥的推廣獎金並免費教育訓練。活動網址可詳閱:http://www.zeroplus.com.tw/E-paper/200901/ad0901.html
 



孕龍網址:www.zeroplus.com.tw


標籤
相關文章

飛思卡爾PowerQUICC處理器內建IEEE 1588時間同步協定

2006 年 07 月 31 日

史恩希多款連接解決方案獲三星監視器採用

2011 年 06 月 17 日

德國萊因參與太陽光電展及綠色產業展

2013 年 11 月 01 日

Vicor近日召開48V台灣設計峰會

2018 年 10 月 22 日

施耐德助力企業布局新一代資料中心

2022 年 09 月 30 日

Aledia參加Touch Taiwan 2024展示microLED技術創新

2024 年 04 月 18 日
前一篇
凌力爾特LTspice IV適用多核心處理器
下一篇
全球市場寒氣逼人 台灣面板產業面臨嚴峻考驗