提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

剖析車輛智慧化核心 車用MCU穩健成長

2005 年 10 月 21 日

駕駛輔助系統需求殷切 適應性定速系統更智慧

2005 年 10 月 18 日

提高電源模組可靠度 低功率返馳式PWM IC建功

2011 年 12 月 26 日

打通量產關鍵環節 高功率LPP光源加速EUV商用

2011 年 12 月 29 日

標準涵蓋智慧家庭/電網 HomePlug應用版圖全面擴張

2014 年 05 月 29 日

覆晶封裝導入銅柱技術 可靠度評估不可輕忽

2025 年 01 月 17 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN