提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

密鑰管理把關安全通訊協定 SRTP封包架構提升加密套件互通性

2007 年 06 月 29 日

搭配模型基礎設計工具 FPGA SoC加速馬達開發

2015 年 04 月 18 日

克服正負電壓設計難題 觸發雙向可控矽妙用多

2016 年 12 月 29 日

壯大企業永續願景 中/低壓開關設備與時俱進

2021 年 04 月 12 日

自動量測精準分析先進製程參數 TEM量測助2nm製程不卡關

2023 年 04 月 20 日

超導數位技術變革AI/ML發展 實現運算設備用電永續(3)

2024 年 10 月 04 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN