提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

升壓驅動器搭配小電容設計 WLED背光音頻雜訊銳減

2015 年 07 月 12 日

高整合/低功耗應用處理器助威 穿戴式醫療裝置感測更精準

2015 年 07 月 25 日

INT8運算最佳化發功 嵌入視覺/深度學習效能大增

2018 年 06 月 04 日

自動駕駛要上路 測試/認證缺一不可

2019 年 11 月 14 日

氣體感知邁向大規模商用 eCO2隨時隨地改善空氣品質

2019 年 11 月 21 日

頭戴式裝置過熱救星駕到 TCO電池保護更穩當

2022 年 10 月 27 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN