提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

受限安全機制與相容性 手機資料無線同步大不易

2006 年 09 月 28 日

善用電子設計工具 提升奈米製程良率

2006 年 10 月 27 日

Smart Energy標準襄助 ZigBee強化智慧家庭能源管理

2014 年 12 月 06 日

滿足低功耗設計需求  分散式異構處理FPGA展妙用

2017 年 02 月 11 日

無負載/高阻抗量測 前波保護電壓無所遁形

2021 年 12 月 20 日

UCIe結合健康狀態監控 Chiplet封裝可靠度更添保障

2025 年 03 月 26 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN