提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

結合新畫素格式與演算法 Clarity+提升低照度圖像品質

2013 年 10 月 03 日

通道模擬器結合電波暗室 MIMO OTA量測更逼真

2013 年 10 月 13 日

光耦合器隔離功能發威 SPI /CAN匯流排資料不漏失

2013 年 10 月 20 日

新一代SPU微控制器助力 雷達應用/安全再上層樓

2018 年 10 月 08 日

從機械駛向電子 自駕車技術/應用進展神速

2022 年 08 月 25 日

健康數據串連醫療照護 醫療物聯網優化診療品質(2)

2024 年 03 月 11 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN