整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

導入綠色環保整流器元件 小型USB適配器更省電

2013 年 02 月 23 日

ZigBee IP協定奠定互通基礎 智慧能源感測網路更穩定

2014 年 01 月 10 日

功耗/成本優勢彰顯 HomePlug GP擴張智慧能源版圖

2014 年 01 月 12 日

新一代Power PROFET加持 汽車能源管理效率再攀升

2018 年 02 月 22 日

5G朝萬物聯網/智慧城市發展  極高頻通訊/LAA技術備受矚目

2017 年 09 月 21 日

節能減碳無可妥協 電動車系統效能大躍進

2019 年 04 月 18 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程