整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

建立靈活性寬頻接入設備線路卡 低成本IP DSLAM躍居主流

2007 年 01 月 29 日

滿足多元功能電力需求 DC/DC轉換器簡化手持裝置供電設計

2007 年 03 月 02 日

解決銅價上漲的成本問題 交換式電源供應炙手可熱

2007 年 03 月 02 日

符合手持式醫療電子設計需求 PSoC異軍突起

2008 年 12 月 29 日

不受本地振盪器牽制 雙訊號源VNA立功

2010 年 01 月 28 日

新一代高頻寬示波器性能躍進 SAS-3電氣驗證省時省力

2015 年 06 月 01 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程