整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

應用MIMO模式 WiMAX Wave2有效提升效能

2008 年 02 月 25 日

多通道/寬調光比簡化HDTV背光源設計<br>新型LED驅動器嶄露頭角

2009 年 06 月 15 日

無畏嚴苛環境 高溫電子儀表可用性大增

2011 年 05 月 23 日

搭配電感拓撲設計 小訊號MOSFET減輕電源轉換功耗

2013 年 02 月 21 日

影音串流更順暢 Miracast加速多螢分享應用普及

2014 年 01 月 10 日

SEP 2標準定案 智慧電網裝置互通更無礙

2014 年 01 月 12 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程