活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

降低整體系統成本 FPGA優勢突顯

2010 年 05 月 17 日

導入防護機制 鋰電池充電安全更上層樓

2011 年 07 月 25 日

使用雙介面RFID 病患監控裝置升級更容易

2012 年 09 月 27 日

優化功率MOSFET開關設計 行動裝置充電器轉換效率躍升

2014 年 09 月 18 日

LED大量滲透商業建築 網路互聯照明系統乘勢高飛

2016 年 10 月 22 日

監控電路提高系統可靠性 優化系統電源迴圈設計(1)

2024 年 06 月 21 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器