活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

兼具低雜訊/寬頻特性 CTSD類比數位轉換器崛起

2009 年 02 月 06 日

突破EEG/ECG裝置設計挑戰 精密差動放大器成效斐然

2011 年 09 月 05 日

借助高彈性參考設計平台 直流電PLC應用開發更省力

2015 年 03 月 23 日

RF轉換器技術更成熟 寬頻無線電設計更簡單

2019 年 07 月 11 日

功率MOSFET提升熱/電氣效能 48V系統助攻MHEV應用

2021 年 04 月 17 日

CPU內建功能安全 車用/工控安全彈性升級

2023 年 02 月 09 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器