確保冗餘電源系統穩定性 或環晶片/電晶體小兵立大功
理想的冗餘電源系統是可以遵照所需負載的應用規格來安排並聯工作，新式的或環晶片具備控制電源電流的單向性，使之安全的送至機台端和防止在多組冗餘電源系統的負載分流不穩定的狀況下所產生的電流回灌。在晶片的改良上，或環晶片和電晶體的線上診斷功能(Diagnostic Function)是新的發展方向，亦有或環晶片內含熱插拔控制(Hot Swap Controller)的功能性整合元件，以得更嚴謹的保護。
本文介紹不同的或環晶片和電晶體，並以實際電路討論其布局方式並就市售IC的發展方向作說明，以實用簡單的觀點來看，本文是最好的參考資料。
或環電路演進及改良
早期的冗餘電源的觀念是由兩個以上的電源所組成，以「或環」的方式並聯輸出至電源總線上，如圖1所示。系統可以讓一個電源單獨工作，也可以讓多個電源同時工作。當其中一個電源出現故障時，由於二極體的單向導通特性，不會影響電源總線的輸出。各電源電流經過蕭特基二極體(Schottky Diode)並提供電流到負載端。
 |
對於需要長時間工作及高可靠度的通訊設備和伺服器而言，其電源動作時間為每天24小時使用，運用蕭特基二極體做或環控制的好處是電路簡單，成本便宜，然而缺點是功耗大，發熱嚴重，需加大散熱片，占用體積大。一般通訊設備的電源都為500W以上的大電源，以最低前向電壓(Forward Voltage)的蕭特基二極體來說，其前向電壓大約為0.45V，若流過20A的電流約產生的9W功耗，因此耗電問題難解。新式的電路是用或環電晶體(Oring FET)和或環控制晶片(Oring Control IC)來替代蕭特基二極體，系統圖如圖2，由於N型通道的MOSFET，其導通電阻Rds,on可選用1mΩ以下，功耗問題可輕易得到解決。
 |
| 圖2 或環電晶體和晶片的冗餘電源 |
假設使用Rds,on=1mΩ的MOSFET，若同樣流過 20A至負載，則其功率損耗僅為0.4W，相較於使用蕭特基二極體的9W，功耗是低很多的，而且省去散熱片的成本，使得產品的體積大大減小。使用或環電路，其裝置的方式如圖3所列的有三種形式。圖3(a)所示是把MOSFET裝在高端(High Side)，在MOSFET尚未導通時，其內部二極體(Body Diode)會有效的阻隔負載端的電流回灌，圖3(b)所示為高端雙向阻隔電路(High Side Bidirectional Blocking)，其功能即可防止負載端的回灌電流，亦可防止開機時，瞬間電路快速流至負載端所造成載端的衝擊。然而缺點是運用兩顆MOSFET，其阻值會比只用一顆還高，以導致功耗變高。圖3(c)所示的低端NMOS的驅動電路，其好處是閘極電壓不需倍壓，控制器不需要電荷幫浦(Charge Pump)升壓電路。但缺點為容易被由接地端來的雜訊所干擾，此方式裝設在高電流和高雜訊的場合較不適合。
 |
| 圖3 或環電路裝置方式 |
或環晶片控制原理
簡單的比較器監測電路如圖4。此電路只要VIN>0V時，則MOS FET Q1為ON，若VIN<0V時，則MOSFET Q1 為OFF。此電路的問題是在負載接近0時，則VSD接近0V，比較器的正端與負的電壓，剛好在臨界值作比較，容易引起振盪的狀況。
 |
| 圖4 簡單的比較器監測電路 |
改良式的比較器監測電路如圖5，由於上述的電路在輕載時容易起振盪，故比較器常用磁滯性的比較器以及負臨界值來改善其缺點，VOUT轉換條件摘自IR的晶片IR5001資料手冊，如圖6(a)、(b)，圖上的VOS為偏移值，可在比較器的輸入之前產生數毫伏電壓的負臨界值，而比較器則使用磁滯比較器，其磁滯電壓為VHYST，一般為數十毫伏的大小，此電路可改善輕載振盪的缺點，而其輸入和輸出的電壓的反應關係顯示於圖6(a)，當VIN–VOUT >VHYST–VOS時，則比較器的輸出為高電壓，MOSFET Q1導通，若要使MOS轉為關斷，則要使VIN–VOUT<–VOS，才可使輸出為低電壓，讓MOS關斷。圖6(b)顯示出磁滯比較器的VINN腳輸入三角波VINP腳接地時所得到VOUT的輸出電壓對時間的關係。
 |
| 圖5 改良式比較器監測電路 |
 |
| 圖6 VOUT轉換條件 |
對於開啟和關斷的反應時間，各品牌的IC定義大同小異，其輸出電壓的關斷時間Tr會比其開啟時間來得短而快，這是因為當負載端有異狀發生時或環晶片要在最快的時間把MOSFET關斷，當計算整體的反應時間時，開啟延遲時間(Td,on)和關斷延遲時間(Td,off)，亦要列入反應時間的考量。其動態參數簡圖舉IR的晶片IR5001為例，如圖7所示。
 |
| 圖7 動態參數簡圖 |
而IR5001、TPS2411以及ISL6144的各參數典型值收錄於表1。
 |
或環電晶體選擇考量
或環電晶體選擇考量
由於通訊設備或伺服電源需要長時間的工作，其或環電晶體需要長時間導通，所以其導通電阻Rds,on和熱阻Rth(j-c)要愈低愈好，若有過載或故障發生時，則要選擇具有較大安全工作區域(Safe Operation Area, SOA)的MOSFET，其評估指標是以VDS=10~50V, T=10mS~100mS時之最大耐受電流值ID愈高愈好。若要選擇體積小的產品，則IR有Direct FET和INFINEON有CANPAK系列的金屬殼裝的產品。現今將常用VDS為25V、30V和100V的或環電晶體及其重要參數列於表2。
 |
或環控制器/電晶體布局方式
或環控制器和電晶體的布局方式，由於電源的總電流要流過或環電晶體，在通訊局端設備或伺服機的供電電流通常達到數十安培，因此其搭配或環控制器的布局方式十分重要，好的布局方式能夠避免雜訊干擾並增加電路的可靠性，在此以IR5001的布局方式為例來作說明其重點如下。
首先，如圖8的第1點所示，由於MOSFET Q1會經過大電流，故MOSFET連接VIN 和VOUT的銅箔，必須要足夠，通常通過1A需要20~40mil的寬度，而VIN和VOUT的訊號路徑，輸入IC的引腳INP和INN，要儘量離MOSFET近。IC的驅動腳V+連到MOSFET的GATE要愈短愈好，且驅動電流每1A約需20~40mil的銅箔寬度。
 |
| 圖8 或環控制器和電晶體布局方式 |
其次，IC的VCC和GND之間要加約0.1μF的反耦合電容(Decupling Capacitor)，且接近IC以濾除雜訊。如圖8的第2點所示。最後，IC的GND腳需獨立連地，如圖8的第3點所示。
或環晶片將與MOSFET整合
在資訊和通訊產業裝置的安全穩定需求下，或環晶片常加上其他功能，如LINEAR TECH的LTC4225，即是兼具或環和熱插拔(Hot Swap)功能的晶片，以使電源端和負載端都保持安全。此外如IR的IR5001具有診斷功能(Diagnostic Function)，如圖9的FETCH和FETST腳，即可執行此功能。若VIN–VOUT(INP–INN)的壓差小於時0.3V時，則FETST腳為正常的高準位，反之若VIN–VOUT> 0.3V，則意味Oring MOSFET的狀態故障或關斷，此時電壓可能流過MOSFET的內部二極體，其壓差約0.7V，則FETST腳的訊號為低準位的警報，透過FETCH腳可以使MOS閘極驅動腳把VOUT轉為低態，把MOSFET關斷。就功能性而言，或環晶片在往後的發展上，可能和MOSFET結合成同一晶片，兼具功率量測，以及各種介面如I2C、SMBUS或SPI的訊號傳遞功能。
 |
| 圖9 IR5001的FETCH和FETST接腳方塊圖 |
本文對或環晶片和MOSFET所作的整理和使用上的要點足以將或環電路實務化，隨通訊、資訊和物聯產業的帶動下，冗餘電源在同一匯流排的並聯數量會增多，相信會有更多的問題和周密的技術發展出來。
