突破驗證/測試瓶頸 低功耗晶片設計創新局

作者: 王智弘
2007 年 12 月 27 日
終端產品對節能的殷切需求,促使IC設計業者必須自系統層級開始,將功耗問題納入考量。而隨著CPF標準規格的問世,以及晶圓廠、EDA工具業者與IP供應商的支援,將有助解決傳統低功耗設計的技術瓶頸,提高產品成功機率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

中美「雙反」戰開打 台灣太陽能廠坐收漁利

2012 年 02 月 29 日

低密度FPGA橋接方案襄助 行動裝置增加功能擴展性

2014 年 11 月 20 日

工研院IEK主任蘇孟宗專訪 AI促使產學密切合作

2018 年 03 月 24 日

專訪諾基亞通信總監鄭志中 數位生活將由數位化企業帶動

2018 年 03 月 31 日

PCIe/USB一搭一唱 介面高速化腳步不停歇

2020 年 01 月 13 日

算力大躍進 量子電腦產業化邁大步

2023 年 08 月 29 日
前一篇
審慎考量電路板布局 降低手機音訊通道雜訊
下一篇
ST/天津一汽成立汽車電子應用聯合實驗室