芯科科技(Silicon Labs)日前宣布擴展其時脈產品系列，以滿足56G PAM-4 SerDes和新興112G串列應用對於高性能時脈的要求。透過此次產品系列的擴展，Silicon Labs已成為唯一可針對100/200/400/600G設計提供全面性選擇的時脈產生器、抖動衰減時脈、壓控晶體振盪器(VCXO)和XO時脈供應商，並且滿足100fs以下參考時脈抖動要求和容限。
Silicon Labs時脈產品資深行銷總監James Wilson表示，Silicon Labs的新型時脈產生器、抖動衰減器和VCXO/XO構成了業界最廣泛、頻率彈性的超低抖動時脈元件系列產品，並適用基於56G SerDes的最新100/200/400/600G通訊和資料中心設計。無論客戶是設計同步或是自由運作的系統，我們都能提供合適的超高性能時脈解決方案來滿足其56G SerDes應用需求。
包括Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx等領先交換SoC、PHY、FPGA和ASIC製造商正逐漸轉移至56GPAM-4 SerDes技術以支援更高頻寬的100G+乙太網路和光網路設計。為滿足56G SerDes參考時脈的嚴格要求，硬體開發人員通常需要100fs(典型值)以下RMS相位抖動規範的時脈，這些設計通常也混用於CPU和系統時脈的其他頻率。Silicon Labs是首家為56G設計提供完全整合的時脈IC解決方案的時脈產品供應商，該解決方案將SerDes、CPU和系統時脈整合至單一元件中。
在56G應用中，硬體開發人員通常尋求完整的時脈樹解決方案來保證100 fs以下的RMS相位抖動，進而確保足夠的容限並減少產品開發風險。
