薄化製程良率升級 2.5D矽中介層晶圓成本下探

作者: Thorsten Matthias
2013 年 04 月 08 日
2.5D矽中介層(Interposer)晶圓製造成本可望降低。半導體業界已研發出標準化的製程、設備及新型黏著劑,可確保矽中介層晶圓在薄化過程中不會發生厚度不一致或斷裂現象,並能順利從載具上剝離,有助提高整體生產良率,減少成本浪費。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

利用FPGA輔助運算器 優化數位錄影監控系統

2005 年 01 月 06 日

賽靈思FPGA平台加速拓展新市場

2010 年 10 月 20 日

賽靈思收購Modelware擴充通訊產品陣容

2011 年 05 月 18 日

賽靈思推Pocket Power Estimator APP應用程式

2011 年 10 月 05 日

28nm製程助臂力 FPGA變身3D IC/SoC

2013 年 04 月 29 日

滿足垂直產業特殊任務需求 AI Edge彈性成就關鍵應用

2021 年 10 月 31 日
前一篇
猛攻高階行動裝置 觸控IC廠高整合方案輪番上陣
下一篇
ADI發表智慧發送器展示電路