降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

從微米走向奈米 半導體製程推進難關不斷

2005 年 10 月 21 日

立體顯示硬體技術迭有進展<br>3D顯示器商品化指日可待

2009 年 07 月 02 日

記憶體加入ECC功能 嵌入式系統提升抗誤碼能力

2013 年 02 月 25 日

轉換效率再升級 SMPS強化資料中心效能

2014 年 05 月 11 日

前饋方法助臂力 順向式轉換器效能更精進

2014 年 10 月 27 日

射頻量測技術有進展  車用雷達實現自動駕駛

2018 年 08 月 11 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器