降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

確保燃料電池可靠性/安全性 質子交換膜技術舉足輕重

2008 年 07 月 11 日

化解電動車里程焦慮 主動平衡BMS發揮電池效能

2011 年 04 月 18 日

藍牙Mesh技術解析(下) Mesh架構/安全設計一網打盡

2018 年 09 月 24 日

高切換頻率/快速控制迴路 電源轉換器力拼零耗損

2022 年 06 月 27 日

低切換耗損/低導通阻抗 SiC解鎖電源測試設備效能

2024 年 01 月 11 日

ORAN平台克服網路同步挑戰 實現5G彈性通訊應用

2024 年 02 月 15 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器