降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

擺脫EEH問題 無塵室靜電對策不容忽視

2008 年 05 月 14 日

GCD技術突破 特徵分析加速MOSFET演進

2010 年 01 月 28 日

LED照明系統創新設計知易行難

2010 年 02 月 08 日

防疫旅館自走車助隔離照護 HAI Robot實現零接觸服務

2022 年 06 月 19 日

AI引擎程式設計(1) KPN強化平行運算效能

2024 年 01 月 03 日

依循車載應用場景需求 虛擬化設計抓緊七重點(1)

2024 年 01 月 15 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器