Altera展示多核心處理器互聯IP

2013 年 08 月 06 日

Altera宣布Stratix V現場可編程閘陣列(FPGA)的Interlaken矽智財(IP)核心實現了與Cavium OCTEON多核心處理器的交互操作。這一個成功的運作保證晶片至晶片的前端互聯,更方便原始設備製造商(OEM)做出元件選擇決定。


Altera產品行銷總監Alex Grbic表示,Altera靈活的Interlaken IP核心讓市場上的各種系統單晶片(SoC)、特定應用標準產品(ASSP)和特定應用積體電路(ASIC)元件介面能夠立刻使用Altera FPGA。展示與Cavium OCTEON元件的交互操作表明,Altera提供高品質Interlaken IP,而且實現對解決方案的承諾。


Altera Interlaken IP核心非常適合用於存取、骨幹乙太網路和資料中心應用的數個Terabit路由器和交換器,這些應用要求IP可配置,以最佳化實現各種流量指標,並能夠擴展到下一代平台。Interlaken IP包括Altera收發器(PMA)、PCS和MAC層。PCS層在Stratix V和Arria V FPGA中得到了增強,進而協助客戶節省30~50%的FPGA邏輯資源。Interlaken IP不但節省資源,還透過了大量的模擬驗證,能夠可靠的運作在內部和客戶平台上。


Altera網址:www.altera.com

標籤
相關文章

Altera乙太網路IP核心降低FPGA設計難度

2012 年 07 月 14 日

Altera新IP方案與IDT晶片達成互操作性

2012 年 11 月 02 日

Altera可編程元件實現32Gbit/s收發器功能

2013 年 04 月 11 日

Altera提供EtherCAT通訊協定IP

2013 年 08 月 01 日

Altera發布100G乙太網路和Interlaken IP核心

2013 年 11 月 25 日

Altera中階28奈米FPGA產品效能提升30%

2012 年 10 月 18 日
前一篇
芯科實驗室8位元MCU適用馬達控制
下一篇
新唐NuMicro微控制器家族新成員登場