GUC以台積電16FF+製程實現高速運算ASIC設計

2014 年 10 月 30 日

創意電子(GUC)宣布其在台積電16奈米(nm)FinFET Plus(16FF+)製程上採用益華電腦Encounter數位設計實現系統完成高速運算特殊應用積體電路(ASIC)的設計方案。


創意電子總經理賴俊豪表示,創意電子身為ASIC設計的先鋒,必須能及時將非常複雜的設計提交給客戶,益華的工具和團隊在這方面給予了極大的支持。在完成這第一個16FF+產品流片之前,創意電子採用益華的工具實現幾次16納米的測試晶片的流片,都獲得非常好的晶片測試結果。


創意電子運用Cadence Encounter數位設計實現方案解決在16FF+上出現的設計挑戰,包括增加的雙重成像和FinFET設計規則檢驗(DRC)、時序和功耗變化以及處理量的要求。


此外,該公司還結合16FF+制程的性能優勢,並採用益華的設計解決方案可以使ASIC操作時序提升18%,且功耗減少28%,系統性能提升兩倍。


Encounter系統還具備正確的架構、完整的雙重成像和涵蓋平面規劃、配置,以及電子和物理簽收的路徑的FinFET流程,且和Litho物理分析儀及CMP預報器的無縫整合,組成可製造設計(Design-for-Manufacturing, DFM)。


創意電子網址:www.globalunichip.com

標籤
相關文章

創意電子DDR4 IP採用台積電16FinFET製程

2014 年 05 月 29 日

美普思加入台積電IP聯盟

2010 年 10 月 15 日

聚焦AI、深度學習、記憶體內運算 2021 VLSI國際研討會4月19日登場

2021 年 03 月 15 日

新思助台積電N6RF製程設計流程

2022 年 06 月 28 日

台積電/AMD/日月光參與SEMICON Taiwan 2022

2022 年 08 月 18 日

西門子Aprisa台北研發中心正式啟用

2023 年 07 月 27 日
前一篇
導入A27規格 Qi磁共振充電器問世
下一篇
RFaxis攜手大聯大拓展CMOS RFeIC解決方案