Lattice發表效能經強化的ispLEVER 7.0版FPGA設計工具組。與先版ispLEVER相較，本版具有較佳的邏輯綜合、映射、布局與繞線演算法，可使FPGA效能平均提高12%，而對大型、系統層級校驗線路則改善40%以上。工具其工具效能實質改進上，明顯減少設計時間及工作站記憶體需求。
Lattice表示，利用其功能強大的晶片創新ispLEVER 7.0版技術，使ispLEVER工具組更易於使用，在減少操作時間及系統硬體需求情況下，建立FPGA設計的新標準。
另外，該版軟體使用其第二代邏輯分析/硬體除錯工具Reveal，有更精確且易使用的功率計算模組，及內建開放程式碼微處理器設計工具LatticeMico32增強版本。可支援新XP2 90奈米非揮發性FPGA元件系列。
對FPGA效能的改善，在大於50K LUTs的系統層級FPGA校驗設計時，提升達46%，而對各式不同LUTs密度的Lattice FPGA典型的設計校驗提升平均達12%。此外，對跑程式時間很關鍵的大型FPGA設計，7.0版將編譯時間縮短70%以上，使平均跑程式時間改善 30%。最後，工作站成功完成大型、密集包封的設計所需隨機存取記憶體(RAM)數量，亦減少40%，使得以個人電腦為基礎的設計能適用於較大型的 Lattice SC FPGA設計。
為支援FPGA設計者直覺的除錯過程，其工具組的Reveal邏輯分析器使用訊號中心模型進行內建邏輯除錯。使用者首先定義想要的訊號，然後Reveal 工具插入儀表及適當的接線以便作所需的觀察。該版還強化功率計算器，新增認知環境能力的模組、圖形功率顯示及各種有用的報表。新的熱電阻選項可模擬真實世界的熱條件，包括散熱片、空氣流及印刷電路板的複雜度，而圖形功率曲線則顯示運轉溫度輪廓。
Lattice網址：www.latticesemi.com
