PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

類比/數位感測器雙管齊下 提升LCD/可攜式溫度補償

2008 年 03 月 27 日

減少漏加工/混裝/漏檢問題 視覺軟體提升活塞檢測品質

2015 年 10 月 11 日

高整合光感測器助陣 腕戴式心率監測設計輕鬆達陣

2015 年 10 月 26 日

無線技術創新大舉出籠 5G空中介面全面進化

2017 年 03 月 09 日

AI結合光學/運算技術 OCR文字辨識準確無礙

2022 年 04 月 28 日

全頻段接收器提升GNSS效能 強化準確度/穩健性/可靠性(1)

2025 年 05 月 29 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場