PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

兼具資料編碼/密鑰管理功能 數位版權管理系統挑大樑

2007 年 07 月 05 日

運算影像推波助瀾 立體顯像技術應用蓬勃發展

2009 年 04 月 06 日

確保耐用性與可靠度 工業SSD選購首重溫度/安全

2014 年 03 月 29 日

洞悉環境空氣腐蝕程度 電子產品使用可靠性有解

2020 年 08 月 20 日

波束成型強化低軌衛星訊號傳輸(1)

2023 年 04 月 11 日

ADPF實現高畫質/低功耗遊戲體驗 手機遊戲影響處理技術升級

2024 年 11 月 11 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場