PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

高溫運作恐呈常態 功率循環引發失效模式能避則避

2008 年 07 月 30 日

高速LED閃光驅動有斬獲 機器視覺動態感測力升級

2018 年 10 月 04 日

克服汽車照明電子設計挑戰 LED驅動器重要性與日俱增

2019 年 05 月 02 日

機器手臂布建量漸增 RMS解決管理難題

2020 年 06 月 25 日

慣性導航/多頻GNSS聯手 都會區精準定位帶動創新應用

2022 年 07 月 11 日

簡單/雙向/彈性溝通 I²C協定串接晶片間通訊

2022 年 07 月 25 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場