PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

回歸應用需求思考 DSP/FPGA平分秋色

2010 年 02 月 01 日

半無橋式/交錯式PFC特性揭祕

2010 年 03 月 01 日

選擇合適電流轉換器 智慧電表電流感測更精準

2016 年 07 月 25 日

實現自動駕駛與無人機應用  高精度GNSS技術不可或缺

2018 年 10 月 07 日

SiC熱特性優異 電源轉換效能更上層樓

2018 年 01 月 04 日

毫米波掃瞄儀更智慧 邊緣運算助力影像管理(1)

2024 年 02 月 20 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場