人工智慧(AI)、深度學習、資料中心高速傳輸及雲端運算等應用興起，推動PCI Express(PCIe)相隔近十年終發布最新4.0版本，並加速5.0版制訂，PCIe升級需求大增，而伺服器晶片、量測儀器等業者，也趁勢推出新一代解決方案，搶搭這波標準更新商機。
PCIe 4.0產品起跑 益華搶先布局5.0推驗證IP
PCIe 4.0標準雖隔了許久時間才發布，但事實上，有高頻寬需求的終端業者早已磨刀霍霍，只待PCIe 4.0標準發表。
益華電腦資深應用工程經理李志勇表示，PCIe 4.0雖然剛發表不久，但現在已有AI、自動駕駛輔助系統(ADAS)，以及資料中心高速網路等系統單晶片(SoC)業者相繼投入，且已進入Desigh-in階段，最快預計2018年下半年開始，就會看到搭載PCIe 4.0的產品出現。
至於消費性產品何時會導入PCIe 4.0，李志勇說，還需一段時間。由於消費性產品對成本較為敏感，而目前搭載PCIe 4.0的晶片價格勢必高於PCIe 3.0，因此會是高端應用先投入，待應用日漸普及，價格逐漸下降後，才會開始採用，預計2018年後才會有搭載PCIe 4.0的消費性產品出現。
然而，由於PCIe 4.0及5.0速率提高到16GT/s和32GT/s，因此也衍生出新的設計挑戰。李志勇指出，傳輸速度加倍，代表時序也會跟著縮短，晶片得在「更短的時間」內，完成「同樣的運算」，進而提升設計難度。同時，採用先進製程的PCIe 4.0晶片，為達成高傳輸目的，晶片上的邊界(Margin)也越來越少，要如何有效的利用晶片餘量，也成了IC設計業者的重要課題。
另一方面，雖然PCIe 5.0規範制定尚未完成，但IP廠商早已開始布局。李志勇透露，為保持市場競爭優勢，該公司一直跟隨最新的技術和標準進行產品規畫，因此5.0版本雖未發布，但益華已推出業界首創的驗證IP(VIP)，支援最新PCIe 5.0架構。
此一驗證IP結合TripleCheck技術，協助設計人員快速完成PCIe 5.0伺服器及儲存器SoC設計的完整功能驗證，確保設計能夠達成預期規劃。PCIe 5.0規格的採用者能夠利用Cadence TripleCheck技術所提供的驗證計畫，將可衡量的目標連結至規格特性及具有數千種隨開即測的全方位測試套裝，確保符合規格，藉此節省設計人員時間並提高終端產品品質。
PCIe 4.0 Link EQ測試成新挑戰 誤碼儀能力須提升
PCIe改朝換代，促使伺服器晶片業者紛紛投入發展，量測需求也趁勢而起，儀器商因而開始新一輪的軍備競賽，迎接PCIe升級浪潮。是德科技(Keysight Technologies)應用工程部資深專案經理劉宗琪(圖1)說明，PCIe 4.0的傳輸規格為16GT/s，5.0版本則是32GT/s，因此示波器勢必得配備較高的類比頻寬。
至於接收端的誤碼率測試儀(BERT)功能，也需隨著PCIe 4.0的傳輸速率進化；像是添加「握手協商」(Handshake)的新功能，使性能更加完善，以滿足相關測試需求。
劉宗琪解釋，PCIe 4.0的傳輸規格為16GT/s，5.0版本則是32GT/s，因應PCIe高傳輸速率的測試需求，示波器效能也需跟著增加，像類比頻寬要提升到25GHz以上，才能滿足4.0速率要求，5.0版的類比頻寬則是要到40GHz以上。
此外，由於PCIe 4.0傳輸速率提升至16GT/s，而傳輸速率越高，鏈路通道的走線也會增長，如此一來會使得從發射端(Tx)到接收端(Rx)訊號衰減也跟著增加，若是衰減過大，便無法在接收端得到張開的眼圖。
也因此，PCIE 4.0的Tx和Rx端均使用了等化器(Equalization)，以補償長鏈路時高速訊號的衰減，如此一來也使得Tx和Rx間的Link Equalization(Link EQ)，躍居PCIe 4.0測試重點。相較於PCIE 3.0的Link equalization測試(共4個步驟)，PCIe 4.0測試過程有5個以上的步驟，顯得更加複雜，且不能跳過任何階段，因而提升量測難度。
劉宗琪說，PCIe 4.0的Link EQ測試難度提升，使得接收端的儀器，像是誤碼儀的性能也需更加完善。
過往誤碼儀多只單純發送訊號給待測物，但為了要能達到PCIe 4.0所規定的Link EQ測試標準，現今的誤碼儀還需要有「握手協商」(Handshake)的功能，才能與待測物進行溝通，進而達成16 GT/s標準下的Link EQ測試；或是在測試失敗時，回報失敗原因。劉宗琪說，該公司備有Z系列示波器及M系列的誤碼儀，可滿足量測需求。
高性能硬體不可少 自動化量測軟體畫龍點睛
至於太克科技(Tektronix)，則是以旗下MSO70000系列示波器應戰，可提供高準確度和可擴展性，讓晶片業者在除錯與驗證最新版本PCIe規格的相容性時，也能大幅降低相容性測試時間並有效提高生產力。
MSO70000系列的特點包括，頻寬強化可針對探棒頭消除頻率響應中的缺陷；低抖動雜訊位準與高垂直準確度可在量測中提供額外餘裕；以及各種類型的探棒可簡化複雜的量測設定，並維持訊號完整性。
太克科技大中華區行銷業務協理張天生(圖2)表示，目前PCIe 4.0的測試需求多在晶片端，而太克科技的MSO70000系列可滿足量測需求，不至於有太大的技術挑戰。至於終端產品，由於PCI-SIG的CEM Specification還未訂定(目前已到0.9版)，尚未有標準的測試治具(Fixture)，因此還無法進行終端產品的量測。
太克科技技術經理黃芳川則補充，因應PCIe升級測試需求，該公司除了提供高性能的示波器外，未來也會從軟體著手，提供「一鍵量測」的服務。
黃芳川說，當終端系統廠要推出PCIe 4.0產品時，由於都是大量生產，無法一步一步的進行手動量測。因此，為了滿足系統廠快速量測的需求，在PCI-SIG訂出完整的CEM Specification之後，該公司便會照著協會的規範，開發可「一鍵量測」的自動化測試軟體，使系統廠的產品量測更簡易。
滿足雙標準量測須求 模組化/可升級設備是關鍵
另一方面，安立知(Anritsu)則是利用模組化、可升級的訊號品質分析儀–MP1900A滿足PCIe 4.0、5.0的量測需求。安立知業務暨技術支援部經理杜建一(圖3)指出，由PCIe標準更新的速度十分快速，2017年推出4.0版，2019年就要發表5.0規格，因此量測儀器的重點，除了性能佳，更重要的是能隨著標準升級。
杜建一進一步說明，如此一來，在PCIe標準更動如此快速的情形下，透過模組化、可升級的儀器，便可涵蓋兩版本的測試需求；晶片設計業者或系統廠不用為了兩種標準，添購不同的測試儀器，能有效降低研發成本。
據悉，MP1900A可支援諸如100G/200G/400G乙太網路(Ethernet)、PCIe 1.0至5.0、USB3.1 Gen1/2和Thunderbolt等高速介面的設計與測試。運用新開發的Variable ISI選項，可為高速的介面、背板與線纜提供更簡便且更有效率的評估測試。此外，藉由控制MP1900A，USB Link Training可支援USB3.0/3.1裝置的實體層(PHY)之高可再現測量作業。
安立知業務暨技術支援部門專案副理王榆淙提到，除了資料中心伺服器之外，事實上電競也是PCIe 4.0很大的潛在市場。而在Thunderbolt、USB等接口規格皆相繼提升之下，內部主要的核心匯流排(Bus)也須跟著升級，如此才能滿足電競產品所需的高速I/O須求。因此，在PCIe 4.0發布後，預計電競產品升級需求也會隨之增加。
提供多元服務/多方合作 賽靈思積極布局PCIe 4.0市場
當然，除IP設計業者、量測儀器商外，晶片商也不會從這場升級商機中缺席。賽靈思PCIe與儲存解決方案資深產品經理Rakesh Cheerla表示，該公司利用製程以及序列器/解序列器技術方面的市場競爭優勢，成為第一波推出PCIe 4.0晶片的供應商。
像是IBM便與賽靈思合作，聯手在賽靈思16奈米UltraScale+元件，以及IBM POWER9處理器之間，實現PCIe 4.0介面規格的互通性，使加速器與CPU之間的資料傳輸效能提升一倍，能讓人工智慧與資料分析等要求嚴苛的資料中心應用效能加速，並推出具備PCIe 4.0相容能力的可程式化元件。
同時，賽靈思也提供各種硬體與軟體智財(IP)，包括像PCIe核心、PCIe橋接元件，以及高效能PCIe DMA引擎，以服務廣泛的垂直廠商；並與許多產業夥伴合作，針對各家廠商產品之間的互通性進行大量的驗證測試。Rakesh Cheerla預估該公司PCIe 4.0產品將於2018年開始量產，2019年就會被廣泛採納。
5.0瞄準高端市場 未來將成雙標準並存局面
如上所述，由於資料中心、雲端運算的推動，促使PCIe發布4.0標準，而相關產品也隨之啟動。那麼，PCIe 5.0的產品布局，是否也已開始進行？對此，李志勇透露，由於5.0標準還在制訂中，相關產品問世可能還需一段時間。不過IP商向來都走在技術前端，如同先前提到，益華已推出PCIe 5.0的驗證IP。
不過，即便2019年如期發布5.0標準，PCIe 4.0也不會成為所謂的「過渡期」標準，迅速被5.0取代。王榆淙認為仍會是高端應用，如伺服器、AI等先導入5.0，而入門級產品將採用成本較低的4.0，呈現PC/伺服器匯流排介面雙標準共存的局面。
Rakesh Cheerla也抱持相同看法，預料PCIe 4.0與PCIe 5.0晶片將會並存一段時日，許多應用會同時採納這兩個技術世代的晶片；而網路與資料中心/雲端會是5.0主要應用市場。
