在雲端運算這個風雲變幻的領域，盡可能在物理和功率限制下釋出最大的運算資源已經成為首要之務。雲端服務商試圖透過設計性能強大的多核處理器來最佳化資料中心的效率，這些處理器單顆晶片的CPU核心數量通常超過100個，藉此同時服務眾多用戶。這種高密度設計可以共享硬體資源，包含網路、記憶體和儲存設備，這能讓每顆CPU成為可租用的運算單元。 然而，追求規模和效率造成一大瓶頸：CPU和記憶體元件隨著半導體製造技術的進步而持續微縮，負責在多顆CPU和記憶體之間建立資料傳輸路徑的晶片網路(Network...

持續微縮導致功率密度增加，還帶來干擾的副作用：熱能。高溫會影響系統單晶片(SoC)性能的多種面向，包含處理速度、功率效率、可靠度、資料傳輸量和訊號完整性。為了在未來節點維持更緊湊、更高效能晶片的最佳性能和使用壽命，有效的散熱管理變得更加關鍵。 imec提出一套專門用來標示和方便預測系統單晶片內部散熱狀態的模擬框架。這些模擬能將先進製程節點的散熱挑戰予以量化，也顯示單憑冷卻技術的發展，可能不足以解決散熱問題。此外，這些模擬刺激進一步研究新型散熱技術策略，例如晶背功能化，或是搭配特別針對密度或驅動電流最佳化的電晶體，把邏輯層分成多層。 晶背供電網路(BSPDN)的目標是提升功率效率和運算效能。理論上，效率提升可以減少達到相同性能的所需功耗，因此有益於改善SoC內的散熱問題。但imec取得的模擬結果顯示，採用晶背供電網路可能會出現更高的溫度。目前仍待進一步的熱學分析來測定這種散熱問題是否因此轉移到晶圓背面，還有其轉移程度。另外，在CMOS...

持續微縮導致功率密度增加，還帶來干擾的副作用：熱能。高溫會影響系統單晶片(SoC)性能的多種面向，包含處理速度、功率效率、可靠度、資料傳輸量和訊號完整性。為了在未來節點維持更緊湊、更高效能晶片的最佳性能和使用壽命，有效的散熱管理變得更加關鍵。 晶背功能化具備多樣發展潛力　然散熱影響未知 新的技術方案可以為動態電源管理策略提供更多選擇，實現有效的散熱管理。其中一種業界正在研究的途徑是在晶圓背面增加功能。雖然這項策略的主要目標是改良供電和運算效能，但在理論上也能協助散熱管理。每採用一個新技術節點，晶圓正面變得越來越擁擠，包含用於訊號傳輸和電源供應的內連導線，阻礙有效散熱，在像是功率密度特別高的位置形成熱點。此外，由於晶圓正面的封裝密集，留給散熱器或冷卻結構等潛在散熱管理方案的空間有限。 未來將有不同的晶背技術來讓晶片能以更低的電壓操作，為散熱管理提供助力。晶背供電網路(BSPDN)希望能提供一條替代路徑來供電給電晶體，藉此改善供電效率。初步演示顯示這套供電網路可望能降低電阻，有效降低供電給這些電晶體的所需電壓，進而降低功率密度，減緩升溫問題。 在這條發展途徑的下一階段，是將電容器置於晶背，盡量把電壓的起伏控制在最小值。這些電壓波動源於印刷電路板(PCB)上的電源管理IC所造成的電阻損耗。在晶背配置電容，還能將感應器觸發的執行時間雜訊達到最小化，進一步降低操作電壓。除了電容，我們還有機會在晶背配置整合型穩壓器，為晶片上的個別部件進一步微調電壓值，實現隨著操作狀態而動態調變的功能(圖3)。 圖3　晶背功能化的發展途徑及其可能的延伸方向。新增諸如電容器或整合型穩壓器等不同技術，將能降低驅動電晶體的所需電壓，並降低功率密度。這可能因而減緩升溫現象。 目前有三種可能導入晶背的不同技術，用來最佳化供電，還有可能減緩晶圓正面出現的熱問題。關於這些技術會如何影響散熱，至今仍不清楚，需要進行更多實際測試和模擬。 儘管晶背功能化可能在性能方面展現顯著優勢，還創造出降低電壓，進而降溫的發展條件，但整合其他技術總會夾帶有關功耗及其衍生出的熱學議題。因此，隨著晶片設計邁進更為複雜的技術節點，熱學分析會越來越重要。晶片設計者需要透過熱學分析評估散熱，並避免其設計造成晶背升溫問題。舉例來說，如果要在晶背配置穩壓器，這些穩壓器應該如何配置？是平均分布呢？或是像記憶體模組一樣，把穩壓器集中在某個區塊？ imec研究人員近期發表的一篇論文就顯示，就算採用晶背供電網路這項廣獲各大晶圓廠採用的技術，也可能帶來散熱挑戰。具體來說，晶粒薄化對晶背供電網路的熱可靠度所產生的影響，就引發擔憂。矽材料具備極佳的導熱性，在晶圓正面供電網路(FSPDN)設計中，能很有效率地橫向傳導熱能。但在晶背供電網路堆疊中，包含所有電晶體的矽薄膜會被夾在兩層導線之間，而這些導線會阻礙導熱，並迫使熱能向上流出。這種限制散熱的現象會演變成散熱管理的難題，因為熱能局限在特定區域，而不是均勻分布。更多的熱學分析將會顯示這個問題的嚴重性(圖4)。 圖4　雖然晶背供電網路(BSPDN)的性能優勢顯而易見，但是熱學模擬結果顯示，晶背可能會存在相當嚴重的潛在散熱問題。 協同最佳化帶來跨領域挑戰 未來我們可能調整這些電晶體來減少熱能嗎？畢竟，在運作期間不斷散發熱量的電晶體，是造成升溫的主因。由imec規劃的CMOS...