在SoC中實現異質整合 CMOS 2.0開闢新道路(1)
數十年來，為CPU與GPU等高效能運算(HPC)所開發的單片式系統單晶片(SoC)之所以能有進展，全有賴於互補式金氧半導體(CMOS)成功實現微縮。CMOS為SoC開發人員提供了一套能讓他們在同個單一基板整合越來越多功能的技術平台。就算是朝向多核心結構發展，結果顯示，比起在不同晶片之間傳輸資料，把各個功能整合在同一個基板上能提供更高的效率。
除此之外，只要轉換到另一個技術節點來微縮電晶體和內連導線，還能改良SoC的功耗、性能、面積和成本(PPAC)。微縮程度最高的技術已經用於SoC的每個功能構件—從運算單元到快取記憶體，甚至是環繞整個系統(包含靜電放電保護元件、功率和時脈分配、訊號網路與訊號輸入/輸出)的基礎架構。
長期以來，這套CMOS平台滿足了行動應用與高效能運算的不同運算需求。但這種通用型技術平台漸漸開始停擺，原因有二。首先，尺寸微縮所能提供的系統級PPAC成效開始減縮。其次，曾獲好評的SoC異質性–利用2D方法增加更多功能來實現，逐漸顯露出作繭自縛的窘境。我們一直只靠一項技術來建構SoC的所有關鍵功能，但隨著應用多樣化，設計人員需要滿足的運算規格種類日益增加，例如功率密度、記憶體頻寬、速度、工作量、成本、構型尺寸等，只靠一種技術來滿足所有需求的挑戰難度越來越高。
CMOS...
2024 年 12 月 18 日
