SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

LCD TV設計實務 非期望訊號的選擇性及響應量測(上)

2005 年 01 月 26 日

以MCU設計智慧型檯燈 實現自動調整光源與節能特色

2007 年 07 月 25 日

3G網路負擔拉警報 行動數據流量卸載登板救援

2011 年 11 月 17 日

打造智慧運輸系統 嵌入式處理器位居要角

2011 年 11 月 24 日

機率式圖形演算法助力 虹膜辨識準確率大增

2017 年 01 月 02 日

Z-Wave安全系統嚴防駭客(1)

2023 年 04 月 25 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界