SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

有效縮短開發週期 客製化IP加速SoC上市時程

2008 年 05 月 14 日

混合訊號微控制器力挺 三通道LED驅動IC設計出線

2008 年 06 月 04 日

滿足低成本/低抖動需求 晶體緩衝器降低設計風險

2011 年 03 月 28 日

克服電源供應雜訊問題 車用MCU提升系統穩定性

2012 年 05 月 24 日

PD 3.1克服相容性挑戰 USB快充240W達陣

2022 年 05 月 19 日

低切換耗損/低導通阻抗 SiC解鎖電源測試設備效能

2024 年 01 月 11 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界