SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

解決通訊/管理問題 TR-069協定助攻Femtocell

2010 年 01 月 21 日

整合多模數據機技術 LTE行動裝置省電有譜

2012 年 07 月 09 日

透射率/導電性表現俱佳 銀奈米線取代氧化銦錫材料

2013 年 09 月 02 日

實現自動駕駛與無人機應用  高精度GNSS技術不可或缺

2018 年 10 月 07 日

SiC熱特性優異 電源轉換效能更上層樓

2018 年 01 月 04 日

毫米波掃瞄儀更智慧 邊緣運算助力影像管理(1)

2024 年 02 月 20 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界