SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

突破功耗/系統整合瓶頸 行動立體顯示大有看頭

2011 年 07 月 18 日

解決LTE測項遽增難題 非信令儀器躍居產線主流

2012 年 10 月 01 日

硬體性能升級/擴充容易 模組化示波器增進量測效率

2016 年 01 月 25 日

增加晶圓缺陷可見性 對應分析加速良率提升

2017 年 09 月 16 日

再生能源滿足ESG供電需求 太陽能系統配置五花八門

2022 年 11 月 24 日

結合GPS與星座架構 低軌衛星定軌更快速(2)

2024 年 05 月 22 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界