SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

進階通訊協定伴隨複雜設計驗證<br>PACDSP有效縮短除錯時間

2009 年 04 月 27 日

挾覆蓋面積大/少死角優勢 700MHz頻段應用潮流興

2009 年 05 月 04 日

優化HB LED使用壽命 ESD保護元件扛重任

2011 年 11 月 21 日

導入新預穩壓器拓撲結構 容錯型電源兼顧能效與成本

2015 年 04 月 25 日

基準缺陷降低有訣竅 汽車IC良率/可靠性再提升

2018 年 07 月 14 日

遵循國際安全標準 電動車充電安全穩紮穩打

2021 年 05 月 10 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界