SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

以標準架構加速上市時程 NMPR解決產品互通性

2005 年 07 月 13 日

ADC結合HDMI接收器 數位介面建構高解析度TV世界

2005 年 10 月 21 日

應用多通道光譜檢測 FPD色度檢測效能佳

2007 年 10 月 02 日

備受各國重視 700MHz促進無線通訊/廣電整合

2009 年 06 月 30 日

全被動/半被動模式皆可運作 NFC感測標籤應用大無限

2014 年 06 月 05 日

ISO 26262標準把關  車用IC安全不馬虎

2017 年 06 月 26 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界