SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

EDA環境銜接量測軟體 電子產品開發週期大幅縮短

2013 年 06 月 24 日

低功耗無線和感測技術更完備 行動醫療創新應用遍地開花

2015 年 06 月 25 日

晶片級變壓器隔離技術護體 數位電源運作更可靠

2015 年 01 月 08 日

借力BiCMOS製程 超音波接收器實現低雜訊/功耗

2015 年 12 月 03 日

落實規畫/安裝/驗證三階段 分布式天線優化室內通訊品質

2022 年 03 月 26 日

開拓疾病治療新途徑 生物電子藥物前景可期(1)

2023 年 12 月 04 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界