SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

超寬頻技術主導高速USB連結方式 無線USB攻占周邊裝置

2006 年 08 月 02 日

減輕系統成本負擔 模組IC瞄準可攜式產品

2009 年 09 月 21 日

層層把關儲存效能 固態硬碟驗證缺一不可

2010 年 12 月 16 日

汽車路況判斷機制更犀利 自動化駕駛發展大躍進

2014 年 12 月 13 日

3D NAND邁向千層堆疊 imec超前布署改良型結構(1)

2023 年 08 月 28 日

從2D FET到2D CFET 製程微縮帶動2D材料需求(2)

2025 年 03 月 28 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界