SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

電荷轉移橫向模式提升電容式觸控效能

2009 年 02 月 06 日

開發LED不須替換潛力 主動式熱能管理添動能

2010 年 06 月 10 日

突破EEG/ECG裝置設計挑戰 精密差動放大器成效斐然

2011 年 09 月 05 日

低故障率設計架構 FPGA關鍵任務成功達陣

2021 年 06 月 24 日

功率MOSFET提升熱/電氣效能 48V系統助攻MHEV應用

2021 年 04 月 17 日

CPU內建功能安全 車用/工控安全彈性升級

2023 年 02 月 09 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界