SOC Design and Technology Workshop於5/20舉辦

由於半導體製程技術的突飛猛進，電晶體密度跟系統複雜度的快速成長，使原本的ASIC設計進步到SOC (System On Chip) 設計。但即使已經有相當多的研究人員投入大量的時間跟金錢，這領域依然存在著許多挑戰與待解的問題。Prof. Kaushik Roy 及 Prof. Yung-Hsiang Lu 在SOC設計上具有豐富的研究經驗與成果，且在此領域發表過許多篇的論文。希望藉由此次的學術訪問及演講，可了解國際上尖端學術研究趨勢及提供適合國內進行的研究方向。
 

講者:
Prof.Kaushik Roy

* IEEE Fellow
* Dept. Electrical & ComputerEngineering, Purdue University
* Personal Homepage: http://dynamo.ecn.purdue.edu/~kaushik/

Prof.Yung-Hsiang Lu

* Dept. Electrical and ComputerEngineering, Purdue University
* Personal Homepage: http://dynamo.ecn.purdue.edu/~yunglu

時間: 93.5/20(四)–5/21(五) 9:30am– 4:30pm
地點:福華國際文教會館103會議室

Time May 20 (Thu) Time May 21 (Fri)
09:30-09:40 Prof. Shen-Iuan Liu

Opening　 09:30-09:40 Prof. An-Yeu Wu

Opening　
09:40-12:30 Prof. Kaushik Roy

Design of scaled CMOS circuits in the nanometer regime and future trend (I)　 09:40-12:30 Prof. Yung-Hsiang Lu

Power Management:A Unified Approach(I)
12:30-13:30 Lunch　 12:30-13:30 Lunch
13:30-16:30 Prof. Kaushik Roy

Design of scaled CMOS circuits in the nanometer regime and future trend (II)　 13:30-16:30 Prof. Yung-Hsiang Lu

Power Management:A Unified Approach(II)
報名方式：本課程僅供線上報名至5月12日截止
 

報名網址 http://lina.ee.ntu.edu.tw/soc2004/
 

報名費用： (含2天講義、茶水、中餐)
 

學生/教授：$ 1000/ $2000 ； 其他：NT $3000
 

台大SOC會員廠商享有兩名免費名額
 

聯絡助理：康小姐 電話: (02) 2363-5251 ext 231
 

傳真: (02) 2368-1679
 

E-mail: [email protected]
 

主辦單位：

* National Science Council
* Center for Information and Electronics Technologies, NTU

協辦單位:

* Northern SOC Promotion Center, NSC
* System-on-Chip Center, NTU
* Department of Electrical Engineering and Graduate Institute of Electronics Engineering, NTU