當AI運算需求從800G向3.2T邁進，傳統銅線傳輸已觸及物理極限。矽光子與共同封裝光學技術，正從實驗選項轉為產業必然。 工研院電光系統所副所長駱韋仲指出，目前AI伺服器設計遇到一個極為現實的阻礙：機櫃面板的空間主權。 工研院電光系統所副所長駱韋仲表示：台灣產業進入矽光子領域的最重要關鍵，是要做得出也要能量得快。   當單一系統需要拉出64個傳輸通道時，傳統可插拔模組因為體積限制，根本塞不進機櫃面板。如果通訊架構不改變，AI的算力擴張將會在物理空間上直接窒息。這正是矽光子與共同封裝光學（CPO）技術從實驗室走向產線的關鍵驅動力。 過去產業界談論光電融合，多半聚焦在傳輸距離與頻寬，但現在的焦點在於「位置」。銅線在高速訊號傳輸時會產生巨大的電阻與熱耗損，這在資料中心內部已形成無法忽視的功耗牆。 為了確保運算效率，產業必須將光電轉換的節點從過去的電路板邊緣（PCB...

矽光子與共同封裝光學被視為AI算力救星，但第一線工程師面對的是良率如賭博的現實。從光損可視化到電光整合設計，這場量產攻堅戰的本質，是一場工業級的視力校正工程。 當我們談論矽光子(Silicon Photonics)或共同封裝光學(CPO)時，多數人的目光總是被那些亮眼的數據吸引：功耗降低七成、頻寬翻倍、解決AI算力的「功耗牆」。但這些漂亮的概念背後，隱藏著一個極其殘酷的現實——這項技術在量產線上的良率表現，目前更像是一場賭博，而非成熟的工業流程。 不只是各家廠商在設計與製造，甚至測試時都沒有標準可依循，核心問題在於「黑箱作業」。在傳統半導體電路中，訊號品質用電子顯微鏡或探針測一下就知道，但在光的世界裡，光子積體電路(PIC)的測試比瞎子摸象還誇張。   良率如賭博　透視技術破解光損 過去的PIC測試多半只能量測輸入與輸出的光損數值，就像買了一個濾水器，發現出來的水變少了，你只知道「水漏掉了」，卻完全不知道是濾芯破了還是水管裂了。這種「知其然不知其所以然」的測試困局，導致除錯時間長得嚇人，良率收斂極慢。在800G邁向3.2T的軍備競賽中，這種「瞎子摸象」的研發模式已經成為阻礙商業化的頭號殺手。 為了解決這個黑箱問題，宜特與光焱科技(EnliTech)深度結盟推出的NightJar光學檢測平台，本質上就是給研發人員一副「透視眼鏡」。它利用高光譜成像技術，捕捉光在晶片內因缺陷產生的微弱散射，讓原本不可見的光損直接「可視化」。 當工程師能直接看到光在哪裡洩漏，就能將這些數據與設計布局(Layout)強行對齊，找出到底是導光模態外洩，還是製程中的微小瑕疵。這不是單純的檢測，而是讓客戶能拿到「鐵證」，去校準製程參數，將NRE(一次性工程費用)降到最低。 不可重工時代　一顆壞就全盤報廢 這項技術的商業意義極其巨大。NVIDIA預計在2027年推出的Rubin...

NVIDIA的Blackwell世代將銅線傳輸逼至物理極限，迫使2027年Rubin Ultra全面導入共同封裝光學技術。這場把光電轉換引擎直接封裝於晶片旁的「體內手術」，能耗可降七成，而台灣矽光子供應鏈正是這場豪賭的核心執刀團隊。 NVIDIA的Blackwell世代雖然取得了空前成功，但也把「銅線傳輸」這項技術壓榨到了最後一滴油。當黃仁勳準備揭開2027年Rubin...

在全球AI浪潮強勢推動下，半導體產業正邁向全新階段。工研院舉辦的「眺望2026產業發展趨勢研討會」半導體產業創新技術與市場展望場次，聚焦IC設計、先進封裝與製造技術的最新趨勢，剖析臺灣如何掌握AI時代的產業轉型與技術契機。 工研院指出，隨著AI技術迅速擴展，台灣身為全球半導體產業的核心樞紐，IC設計、製造與封測三大領域皆積極應對新興需求，預估2025年整體產值將大幅成長。特別是在摩爾定律逐漸逼近物理極限的情況下，先進封裝技術成為延續晶片效能的關鍵，包括異質整合、2.5D/3D...