矽光子技術已成為半導體產業的關鍵研發核心，若能將處理光訊號的光波導元件整合到矽晶片上，同時處理電訊號和光訊號，便可達到縮小元件尺寸、減少耗能、降低成本的目標。 2020年Intel就已提出矽光子將是先進封裝技術的發展關鍵，如今四年過去，矽光子技術已真正成為半導體產業的關鍵研發核心，並預計兩年後將完成整合正式上陣。面對這次的「電」去「光」來新革命，業界廠商需要做足準備。 隨著半導體積體電路技術的不斷發展，產業見證了摩爾定律的演進。元件尺寸的微縮和新材料的應用，都是為了提高單位面積內的元件數量，以加速IC的運算速度，同時改善散熱效能和節省能源。然而，隨著元件尺寸的微縮接近物理極限，製程技術面臨挑戰，良率問題也隨之浮現。 因應這一挑戰，專家開始探索將不同功能的IC集合成單一晶片、採用3D堆疊封裝技術等新途徑。但這些技術的核心，仍然是用金屬線連接各個元件。自從晶片問世以來，電子一直是主要的訊號傳輸媒介，它的傳輸速度直接決定了晶片的性能。近年來高效能運算(HPC)、人工智慧(AI)、雲端數據等應用爆炸性成長，產業將目光轉向可以突破限制，實現更高效能的光子傳輸技術，期望藉由導入更快速的光訊號傳輸，加快元件的運作。 矽光子逐步普及 目前光通訊元件常用的矽光子(Silicon...

矽光子技術已成為半導體產業的關鍵研發核心，若能將處理光訊號的光波導元件整合到矽晶片上，同時處理電訊號和光訊號，便可達到縮小元件尺寸、減少耗能、降低成本的目標。 (承前文)PIN是由一組高摻雜P(p+)型區和N(n+)型區之間，夾著一層本質(Intrinsic)區所組成。在負偏壓下二極體的空乏寬度(Wd)，會擴展至整個本質層。如圖2下能帶結構所示，當入射到本質層中的光子被吸收後，於導電和價電帶間產生電子——電洞對的漂移而形成電流。在矽光子元件的研發中最重要的方向，就是在不影響常規CMOS元件的特性下，透過調整光電偵測器PIN的製程，且能使效能與頻寬達到最佳化。 圖2　PIN二極體與負偏壓下受光效應產生的能帶結構示意圖[2] 辨別Ge-PIN品質 以圖3簡單說明一顆單晶片的設計，Ge-PIN光電偵測器與Si光波導的相對位置，(a)圖為剖面結構示意圖，光波導位於本質層下方，(b)圖為正面Layout。因為Ge-PIN的品質差異會影響到偵測器的光電效能，Ge的磊晶製程與Si之間會有晶格不匹配與離子植入產生的差排缺陷等影響品質。圖4是Ge-PIN藉由穿透式電子顯微鏡(TEM)的觀察，可以明顯看出在本質層(Intrinsic)與P區均呈現亮區，代表沒有明顯缺陷。反觀在右側的N區則呈現暗灰色，這應該是源自於離子植入製程所產生的晶格缺陷。 圖3　光子元件中PIN偵測器與光波導之(a)剖面結構相對位置圖，(b)為正面Layout[3]...

物聯網、工業自動化、人工智慧、自動駕駛、5G通訊等應用對晶片性能要求越來越高，為此，除了半導體技術、架構須持續演進外，材料也是推動半導體先進製程的其中一項關鍵。為此，半導體材料供應商如英特格(Ente...

半導體材料與封裝技術即將改朝換代。因應晶片製程邁向10奈米與立體設計架構，半導體廠正全力投入研發矽的替代材料，讓電晶體在愈趨緊密的前提下加強電洞和電子遷移率；同時也持續擴大高階覆晶封裝技術和產能布局，以加速3D...

半導體材料即將改朝換代。晶圓磊晶層(Epitaxy Layer)普遍採用的矽材料，在邁入10奈米技術節點後，將面臨物理極限，使製程微縮效益降低，因此半導體大廠已相繼投入研發更穩定、高效率的替代材料。其中，鍺(Ge)和三五族(III-V)元素可有效改善電晶體通道的電子遷移率，提升晶片效能與省電效益，已被視為產業明日之星。   應用材料半導體事業群Epitaxy...