為延續摩爾定律(Moore’s Law)，半導體製程微縮的技術創新方向不斷轉變。採用2D結構的互補式場效電晶體(CFET)，將是下一個推動產業變革的技術。 近二十年來，受摩爾定律啟發的純電路微縮，已不再是預測CMOS技術節點演變的唯一指標。第一個徵兆出現在2005年左右，當時Dennard縮放已經開始放慢。(編按：Dennard定律是指在固定功耗下，製程節點升級可帶來的性能提升幅度)。 隨著時間推移，半導體產業逐漸開始以其他技術創新來補充以微影技術(Lithography)為中心的縮放，以維持性能、功耗、面積和成本的優勢。這些技術創新包括在電晶體層級的材料和架構探索、在標準單元層級的設計-製程技術共同最佳化(DTCO)，以及透過3D整合技術實現的系統-製程技術共同最佳化(STCO)。 這些短通道效應(Short...

為延續摩爾定律(Moore’s Law)，半導體製程微縮的技術創新方向不斷轉變。採用2D結構的互補式場效電晶體(CFET)，將是下一個推動產業變革的技術。 引進較低性能的元件—imec採取的途徑 為了把2D材料引進最先進CFET架構的傳導通道，晶片大廠和大學團隊都正在探索解決方案。但imec選擇了其他方向，其背後推力是多項整合挑戰和預期成本的因素(圖3)。 圖3　2D過渡金屬二硫族化物(MX2)元件的發展契機–imec採取的途徑 為降低引進2D材料所需付出的心力和預期成本，imec選擇在較不先進的節點及較低性能的元件上逐步導入，著重在自家模組以及平面2D元件在12吋晶圓製程上的開發。把這些2D元件整合到高度複雜的CFET元件時，我們就能回顧這段期間的所學到的經驗。這些2D材料屆時也已經引進12吋晶圓廠，有關介電材料沉積和源極/汲極接點成形的解決方案也會就緒，而提升可靠度和變異性的不同發展路徑也會在探索的過程中。下文將詳解imec所採取的途徑。 0.7奈米技術節點的平面2D為基N型或P型FET imec正在努力先將基於過渡金屬二硫族化物(MX2)的2D元件引進其邏輯技術發展藍圖的0.7奈米(A7)節點。在此新技術世代，包含矽通道的互補式場效電晶體(CFET)將成為高性能的邏輯CMOS，電源會透過晶背供電網路來布線到這些邏輯元件，而底層快取(LLC)記憶體也可能利用先進的3D整合技術來連接到邏輯CMOS。 基於過渡金屬二硫族化物的平面2D元件的發展契機在於周邊元件。這些元件可能是配置於BEoL製程，甚至是晶圓的背面。像是低壓差穩壓器(LDO)，以及具備較低性能且用來啟動(及關閉)邏輯CMOS元件區塊的電源開關。 imec研究人員進行的模擬結果顯示，搭配過渡金屬二硫族化物通道的平面nMOS元件，在這類應用上極具潛力。晶圓背面或後段製程將有更多的可用空間來實作這些元件。因此，相較於位於晶圓正面的(昂貴)相應元件，這些平面元件的接點配置能更鬆弛，為更大型的平面元件架構預留空間，不論是N型或P型。 針對這些應用，元件層轉移是獲得青睞的沉積技術：BEoL製程和晶背處理流程為了不損害配置在晶圓正面的元件的性能，兩者皆把可用的溫度預算限縮在400°C以下。在這樣的低溫狀態下(運用業界相容的技術來)直接成長2D材料極具挑戰，因為這種作法可能會製出低品質的元件層。 0.3奈米節點的平面2D為基N型或P型FET 同時，把該材料導入imec...