資料中心CPU/記憶體互聯標準大戰告終 CXL成為最終勝利者
自2022年8月CXL標準進入3.0版後，該標準成為資料中心晶片的主流傳輸標準的態勢，已更加穩固。其他競爭標準不是加入CXL，就是轉入利基定位。CXL為何成為主流？對後續的晶片技術、半導體產業將帶來何種影響？以下本文將對此探討。
瞄準兩大資料中心記憶體運用痛點
訂立CXL標準的主要用意，一是緩解記憶體頻寬不足的問題，製程技術持續縮密使CPU的核心數持續增加，但記憶體的通道數卻難以對應增加，記憶體逐漸成為整體系統效能的瓶頸。在無法對應擴增通道數下，運用CPU本即整合的PCIe通道來附帶傳遞記憶體資料，成為可行的變通方法。
二是記憶體利用率低，今日超規模資料中心內的伺服器多已採虛擬化方式運作執行，將記憶體資源配置給所有客體虛擬機器後，仍有程度性的記憶體閒置未用，形成浪費。CXL試圖運用PCIe通道將閒置的記憶體資源分享、配置給系統中其他的高速晶片存取使用。
簡言之，CXL試圖在系統內打造一個記憶體資源池，打破現行記憶體專屬於CPU、GPU或其他高速晶片的設計，使位於同一系統內的主機板、繪圖卡、加速卡等部件上的記憶體能融合成一體，從而靈活調配運用。
標準大戰即將落幕 CXL笑傲江湖
由上可知CXL立意良善，然早在CXL之前已有諸多業者針對上述困境嘗試提出解方，如2014年IBM針對自家系統提出CAPI技術，並在2016年產業聯盟開放推展，稱為OpenCAPI；2016年亦有超微(AMD)、安謀(Arm)、高通(Qualcomm)、Mellanox、賽靈思(Xillinx)等資料中心高速晶片商共同提出CCIX；思科(Cisco)、戴爾(Dell)、HPE等資通訊設備商，亦提出了Gen-Z標準，試圖解決資料中心記憶體運用的問題。
這些技術均較CXL更早登場，也更早使用PCIe介面來緩解記憶體頻寬提升需求，以及用分享機制提升記憶體資源利用率。由於技術的重點在於傳輸內容的協定機制，實體傳輸面的設計反在其次，選擇多數高速晶片已內建、效能合乎要求的介面為佳，因此PCIe最為理想。
不過，在實體層設計部分，還是有些廠商提出自有技術，如CAPI使用IBM自訂的BlueLink介面，或使用NVIDIA提出的NVLink；Gen-Z則可使用乙太網路達到跨機箱的資源分享等，然這些技術的整體接受度均不如PCIe。
三項標準相互競爭一段時日均未取得明顯主流地位，部分原因在於最關鍵的晶片商英特爾(Intel)未表態，畢竟資料中心CPU有近九為Intel...
2023 年 04 月 08 日
