Advantest今日正式推出SiConic Test Engineering(TE)，這是繼2025年2月首度推出SiConic家族後的最新成員。SiConic TE提供測試工程師在可擴展的桌上型環境中，透過高速I/O介面進行結構與功能測試的啟動與驗證能力，使得驗證與除錯工作能提前進行，不需占用ATE測試系統資源。 SiConic...

新思科技近日宣布與台積電持續進行密切合作，以便為台積電的最先進製程與先進封裝技術提供健全的EDA與IP解決方案，並加速AI晶片的設計與3D多晶粒設計的創新。 雙方最新合作內容，包括於台積電A16與N2P製程已認證之數位與類比流程中，提供Synopsys.ai來提高設計的生產力並達成最佳化；以及台積電A14製程的EDA流程的初步開發作業。新思科技與台積公司也針對全新發表的台積電N3C技術展開工具認證，並以已經上市的N3P設計解決方案為基礎，取得更上層樓的突破。為了替超高密度3D堆疊進一步加速半導體的設計，已取得台積電認證的新思科技3DIC...

是德科技宣布推出System Designer for USB，這是專為個人電腦、行動裝置和邊緣AI應用所打造的最新高速數位USB設計解決方案。System Designer for USB是智慧型設計環境，可全面模擬和模型化符合最新的USB4標準的系統。這種先進的系統層級方法可實現系統層級驗證，簡化產品發表流程。 隨著個人電腦和行動裝置對資料量的需求持續增加，確保USB介面間的可靠通訊對於高效率的大型資料傳輸而言至關重要。業界正透過推出USB4規格來應對這項挑戰，該規格提供高達120Gbps的速度，全部都在同一個USB-C連接器內採用三階脈衝振幅調變(PAM3)信號調變。透過採用這些先進的標準，並驗證USB4介面的相符性，設計人員可以有效地降低成本，並減少設計重做的風險。 System...

電晶體微縮一直在持續發展，但隨著製程節點不斷縮小，寄生效應增加、更高的時脈速度以及延遲上升，導致資料傳輸的能耗和延遲大幅提升。對於需要在各種系統之間傳輸大量資料的應用而言，這些成本是無法接受的。 對於高效能運算、快速通信以及大型資料中心的需求持續增長，推動了在晶片、插槽、電路板、系統及機架之間的通訊速率不斷提升。然而，隨著摩爾定律逐漸逼近極限，材料科學、晶片設計與光子技術的進步正在為高速、低功耗通訊開闢新道路。半導體與光子技術的融合帶來了典範轉移，使高頻寬、低能耗的裝置能夠無縫整合電子與光子元件。 本文將探討半導體與光子技術結合的機會與挑戰，並強調其在電信、資料中心、生物光子學和環境感測等關鍵產業中的應用。此外，還將介紹Cadence的電子/光子設計自動化(EPDA)工具如何為此轉變奠定基礎，開創高效光子積體電路(IC)設計的新道路。 理解光子技術 簡單來說，光子技術是以光子(Photon)取代電子(Electron)。它涵蓋了光子的產生、操控和偵測。在資料傳輸方面，光子技術能夠帶來數量級的速度提升，並且功耗更低，此外，它還具備在多個領域中的超靈敏感測能力。無論是在電信、製造還是醫療保健等產業，光子技術已經發揮了關鍵作用，且其應用範圍仍在不斷擴展。 光子技術與半導體的融合，進一步增強了半導體的性能。利用光子的高速與高精度特性，使電子設備變得更快速、更高效率。此外，矽光子(SiliconPhotonics)技術也被探索為光學互連的解決方案，用於取代資料中心和高效能運算系統中的傳統銅互連技術。 光子技術與半導體的融合 光子技術與半導體技術的融合，對於高效能連接的革新十分關鍵。其核心–矽光子技術，本質是透過由半導體材料製成的微小結構來控制光。這使得矽光子元件比傳統電子元件更快速、更可靠且能耗更低。 圖1　Cadence...

持續微縮導致功率密度增加，還帶來干擾的副作用：熱能。高溫會影響系統單晶片(SoC)性能的多種面向，包含處理速度、功率效率、可靠度、資料傳輸量和訊號完整性。為了在未來節點維持更緊湊、更高效能晶片的最佳性能和使用壽命，有效的散熱管理變得更加關鍵。 imec提出一套專門用來標示和方便預測系統單晶片內部散熱狀態的模擬框架。這些模擬能將先進製程節點的散熱挑戰予以量化，也顯示單憑冷卻技術的發展，可能不足以解決散熱問題。此外，這些模擬刺激進一步研究新型散熱技術策略，例如晶背功能化，或是搭配特別針對密度或驅動電流最佳化的電晶體，把邏輯層分成多層。 晶背供電網路(BSPDN)的目標是提升功率效率和運算效能。理論上，效率提升可以減少達到相同性能的所需功耗，因此有益於改善SoC內的散熱問題。但imec取得的模擬結果顯示，採用晶背供電網路可能會出現更高的溫度。目前仍待進一步的熱學分析來測定這種散熱問題是否因此轉移到晶圓背面，還有其轉移程度。另外，在CMOS...

持續微縮導致功率密度增加，還帶來干擾的副作用：熱能。高溫會影響系統單晶片(SoC)性能的多種面向，包含處理速度、功率效率、可靠度、資料傳輸量和訊號完整性。為了在未來節點維持更緊湊、更高效能晶片的最佳性能和使用壽命，有效的散熱管理變得更加關鍵。 晶背功能化具備多樣發展潛力　然散熱影響未知 新的技術方案可以為動態電源管理策略提供更多選擇，實現有效的散熱管理。其中一種業界正在研究的途徑是在晶圓背面增加功能。雖然這項策略的主要目標是改良供電和運算效能，但在理論上也能協助散熱管理。每採用一個新技術節點，晶圓正面變得越來越擁擠，包含用於訊號傳輸和電源供應的內連導線，阻礙有效散熱，在像是功率密度特別高的位置形成熱點。此外，由於晶圓正面的封裝密集，留給散熱器或冷卻結構等潛在散熱管理方案的空間有限。 未來將有不同的晶背技術來讓晶片能以更低的電壓操作，為散熱管理提供助力。晶背供電網路(BSPDN)希望能提供一條替代路徑來供電給電晶體，藉此改善供電效率。初步演示顯示這套供電網路可望能降低電阻，有效降低供電給這些電晶體的所需電壓，進而降低功率密度，減緩升溫問題。 在這條發展途徑的下一階段，是將電容器置於晶背，盡量把電壓的起伏控制在最小值。這些電壓波動源於印刷電路板(PCB)上的電源管理IC所造成的電阻損耗。在晶背配置電容，還能將感應器觸發的執行時間雜訊達到最小化，進一步降低操作電壓。除了電容，我們還有機會在晶背配置整合型穩壓器，為晶片上的個別部件進一步微調電壓值，實現隨著操作狀態而動態調變的功能(圖3)。 圖3　晶背功能化的發展途徑及其可能的延伸方向。新增諸如電容器或整合型穩壓器等不同技術，將能降低驅動電晶體的所需電壓，並降低功率密度。這可能因而減緩升溫現象。 目前有三種可能導入晶背的不同技術，用來最佳化供電，還有可能減緩晶圓正面出現的熱問題。關於這些技術會如何影響散熱，至今仍不清楚，需要進行更多實際測試和模擬。 儘管晶背功能化可能在性能方面展現顯著優勢，還創造出降低電壓，進而降溫的發展條件，但整合其他技術總會夾帶有關功耗及其衍生出的熱學議題。因此，隨著晶片設計邁進更為複雜的技術節點，熱學分析會越來越重要。晶片設計者需要透過熱學分析評估散熱，並避免其設計造成晶背升溫問題。舉例來說，如果要在晶背配置穩壓器，這些穩壓器應該如何配置？是平均分布呢？或是像記憶體模組一樣，把穩壓器集中在某個區塊？ imec研究人員近期發表的一篇論文就顯示，就算採用晶背供電網路這項廣獲各大晶圓廠採用的技術，也可能帶來散熱挑戰。具體來說，晶粒薄化對晶背供電網路的熱可靠度所產生的影響，就引發擔憂。矽材料具備極佳的導熱性，在晶圓正面供電網路(FSPDN)設計中，能很有效率地橫向傳導熱能。但在晶背供電網路堆疊中，包含所有電晶體的矽薄膜會被夾在兩層導線之間，而這些導線會阻礙導熱，並迫使熱能向上流出。這種限制散熱的現象會演變成散熱管理的難題，因為熱能局限在特定區域，而不是均勻分布。更多的熱學分析將會顯示這個問題的嚴重性(圖4)。 圖4　雖然晶背供電網路(BSPDN)的性能優勢顯而易見，但是熱學模擬結果顯示，晶背可能會存在相當嚴重的潛在散熱問題。 協同最佳化帶來跨領域挑戰 未來我們可能調整這些電晶體來減少熱能嗎？畢竟，在運作期間不斷散發熱量的電晶體，是造成升溫的主因。由imec規劃的CMOS...

西門子數位工業軟體日前宣布完成對DownStream Technologies的收購。DownStream是印刷電路板(PCB)設計領域製造資料準備解決方案的頂尖供應商。此次收購將進一步強化西門子的PCB設計解決方案，同時擴大其在電子產業中小型企業中的市場版圖。 西門子數位工業軟體西門子EDA執行長Mike...

DigiKey近日宣布，該公司將持續贊助領導開源電子設計自動化(EDA)套件KiCad，鞏固為電機工程界強化開源工具的共同承諾。 KiCad的目標是為專業電子設計人員提供最佳跨平台電子設計應用程式。 該組織提供輕鬆上手、容易取得的程式，讓工程師、學生、專業人士...

新思科技近日宣布與輝達深化雙方的合作關係，將利用輝達的Grace Blackwell平台，提升晶片設計速度最高達到30倍。為了達成此一加速目標，新思科技在GTC全球AI大會中宣布將使用輝達的CUDA-X程式庫，最佳化該公司針對次世代半導體開發作業的解決方案。新思科技也將擴大對輝達Grace...

西門子數位工業軟體日前宣布，為其EDA業務簽署專屬OEM協議，透過EDA銷售管道將Alphawave Semi高速互連的矽智財(IP)產品推向市場，其中包括Alphawave Semi用於互連和記憶體協定的頂尖IP平台，例如Ethernet、PCIe、CXL、HBM和UCIe(Die-to-Die)互連等。除了IP銷售管道協議外，雙方還將與客戶共同合作，充分發揮各自的能力和優勢，提供從Spec到晶圓的全方位解決方案。 該協議將透過西門子龐大的EDA全球銷售團隊，加速客戶獲取Alphawave...

益華電腦(Cadence )宣布，聯發科在2奈米設計流程中採用其AI驅動Cadence Virtuoso Studio，以及在NVIDIA加速運算平台上的Spectre X模擬器。隨著設計尺寸和複雜性不斷升級，先進製程技術開發對SoC廠商來說日益艱鉅。為滿足2奈米高速類比IP的高效能和快速周轉時間(TAT)要求，聯發科採用Cadence經AI強化並驗證後的客製化/類比設計解決方案，並提升30%生產力。 聯發科副總經理吳慶杉表示，為實現採用2奈米製程的先進晶片設計，該公司不僅需要值得信賴的設計解決方案，還需有強大的AI工具來實現目標。此次採用Cadence...

新思(Synopsys)與SiMa.ai近日宣布，雙方將進行戰略合作，攜手為汽車應用提供全新解決方案，以加速開發用於下一代汽車AI功能的特定工作負載晶片及軟體。該解決方案將結合新思的EDA工具、汽車級IP和硬體輔助驗證解決方案，以及SiMa.ai的高效能機器學習加速器(MLA)...