提升SoC生產良率 記憶體修復機制扮要角

記憶體測試將成降低晶片開發成本及提升良率最佳法門。隨著製程的演進及現今系統晶片設計日趨複雜,以往碰到記憶體損壞,即把晶片丟棄的作法已經讓系統晶片供應商的成本不堪負荷。為有效提升晶片良率並控制開發成本,已有愈來愈多系統單晶片(SoC)供應商開始在晶片設計當中加入記憶體修復機制。因應此一需求,厚翼科技推出高效能累加式記憶體修復技術—HEART,協助晶片業者縮短記憶體測試時程,降低開發成本並提升市場競爭力。 厚翼科技技術服務部經理江繼堯表示,良率是了解品質質量的指標,且跟開發成本也有直接的關係;如何提高晶片良率,使其報廢量越少,已成為控制晶片成本的重要關鍵。現今先進製程晶片的良率沒那麼穩定,從設計前端到產品出貨的過程中,任何一個環節的支出增加,都會影響到晶片成本。因此,SoC供應商開始在晶片設計當中加入記憶體修復的機制,希望可以有效降低成本的損失;而透過該公司的HEART技術,可有效將嵌入式快閃記憶體(eFlash)的測試時間縮短50%,並大幅提升產品良率。 以往碰到記憶體損壞,晶片商多採用直接丟棄晶片的作法,然而,隨著晶片設計進入先進製程愈加複雜化,良率不若以前穩定,此一作法已讓SoC供應商的成本不堪負荷,為因應此一情況,愈來愈多SoC供應商開始在晶片設計當中加入記憶體修復的機制,希望可以有效降低成本的損失。 不過,記憶體修復電路不只是多加了備援記憶體(Spare...
2016 年 12 月 12 日

瑞薩車用MCU強化讀取/覆寫速度

瑞薩電子(Renesas)開發全新28奈米嵌入式快閃記憶體技術。該技術可達更快的讀取與覆寫速度,且針對採用28奈米(nm)嵌入式快閃記憶體(eFlash)製程技術的晶片內建快閃記憶體微控制器(MCU)...
2015 年 05 月 21 日

搶占智慧手表先機 飛思卡爾祭32bit MCU大軍

飛思卡爾(Freescale)將以全方位32位元微控制器(MCU)搶攻智慧手表商機。由於智慧手表須兼具運算、無線連結和長時間待機能力,對內建MCU的規格需求較一般物聯網(IoT)裝置更嚴格,因此飛思卡爾正全力擴充Cortex-M0+與Cortex-M4核心32位元MCU產品陣容,以滿足各種等級的智慧手表設計,卡位市場先機。   圖說:飛思卡爾市場行銷暨業務發展經理劉聰雄認為,智慧手表與行動醫療結合的應用將愈來愈受到市場青睞,成為ICT業者未來發展重點。 ...
2013 年 07 月 15 日