比利時微電子研究中心(imec)開創全球首例，成功建立及測試一套由光子電路驅動的分碼多工(CDM)調頻連續波(FMCW) 144GHz分散式雷達概念驗證系統，確保傳輸同調啁啾訊號(Chirp)到遠端雷達單元。imec的概念驗證展示成功的測距量測結果，可望對多節點雷達系統的發展帶來重大突破。與單節點雷達相比，多節點雷達具備更優異的角度解析度，能帶來更精準的感測結果。展望未來，這項技術可望推動新一代駕駛輔助系統(ADAS)和其他高精度感測應用的發展變革。 為達到零傷亡願景(Vision...

為延續摩爾定律(Moore’s Law)，半導體製程微縮的技術創新方向不斷轉變。採用2D結構的互補式場效電晶體(CFET)，將是下一個推動產業變革的技術。 近二十年來，受摩爾定律啟發的純電路微縮，已不再是預測CMOS技術節點演變的唯一指標。第一個徵兆出現在2005年左右，當時Dennard縮放已經開始放慢。(編按：Dennard定律是指在固定功耗下，製程節點升級可帶來的性能提升幅度)。 隨著時間推移，半導體產業逐漸開始以其他技術創新來補充以微影技術(Lithography)為中心的縮放，以維持性能、功耗、面積和成本的優勢。這些技術創新包括在電晶體層級的材料和架構探索、在標準單元層級的設計-製程技術共同最佳化(DTCO)，以及透過3D整合技術實現的系統-製程技術共同最佳化(STCO)。 這些短通道效應(Short...

為延續摩爾定律(Moore’s Law)，半導體製程微縮的技術創新方向不斷轉變。採用2D結構的互補式場效電晶體(CFET)，將是下一個推動產業變革的技術。 引進較低性能的元件—imec採取的途徑 為了把2D材料引進最先進CFET架構的傳導通道，晶片大廠和大學團隊都正在探索解決方案。但imec選擇了其他方向，其背後推力是多項整合挑戰和預期成本的因素(圖3)。 圖3　2D過渡金屬二硫族化物(MX2)元件的發展契機–imec採取的途徑 為降低引進2D材料所需付出的心力和預期成本，imec選擇在較不先進的節點及較低性能的元件上逐步導入，著重在自家模組以及平面2D元件在12吋晶圓製程上的開發。把這些2D元件整合到高度複雜的CFET元件時，我們就能回顧這段期間的所學到的經驗。這些2D材料屆時也已經引進12吋晶圓廠，有關介電材料沉積和源極/汲極接點成形的解決方案也會就緒，而提升可靠度和變異性的不同發展路徑也會在探索的過程中。下文將詳解imec所採取的途徑。 0.7奈米技術節點的平面2D為基N型或P型FET imec正在努力先將基於過渡金屬二硫族化物(MX2)的2D元件引進其邏輯技術發展藍圖的0.7奈米(A7)節點。在此新技術世代，包含矽通道的互補式場效電晶體(CFET)將成為高性能的邏輯CMOS，電源會透過晶背供電網路來布線到這些邏輯元件，而底層快取(LLC)記憶體也可能利用先進的3D整合技術來連接到邏輯CMOS。 基於過渡金屬二硫族化物的平面2D元件的發展契機在於周邊元件。這些元件可能是配置於BEoL製程，甚至是晶圓的背面。像是低壓差穩壓器(LDO)，以及具備較低性能且用來啟動(及關閉)邏輯CMOS元件區塊的電源開關。 imec研究人員進行的模擬結果顯示，搭配過渡金屬二硫族化物通道的平面nMOS元件，在這類應用上極具潛力。晶圓背面或後段製程將有更多的可用空間來實作這些元件。因此，相較於位於晶圓正面的(昂貴)相應元件，這些平面元件的接點配置能更鬆弛，為更大型的平面元件架構預留空間，不論是N型或P型。 針對這些應用，元件層轉移是獲得青睞的沉積技術：BEoL製程和晶背處理流程為了不損害配置在晶圓正面的元件的性能，兩者皆把可用的溫度預算限縮在400°C以下。在這樣的低溫狀態下(運用業界相容的技術來)直接成長2D材料極具挑戰，因為這種作法可能會製出低品質的元件層。 0.3奈米節點的平面2D為基N型或P型FET 同時，把該材料導入imec...

量子電腦很可能需要數百萬個量子位元(Qubit)，才能準確執行其所承諾的轉型計算(Transformational Calculations)。不過，擴增量子位元的數量仍是一大障礙。先進CMOS製程可以達到晶圓級均勻度，且生產良率高，但由於不同的設計和操作條件，所以無法直接用來生產量子位元結構。imec研究人員近期在imec自家先進試驗製程廠房內的一條客製化12吋晶圓產線，展示矽量子點自旋量子與超導量子位元的成功整合。 矽量子點自旋量子的一大優勢是與現有矽製程的相容性高。不過，到目前為止，在晶圓廠製造出的矽自旋量子位元，由於其使用的製程和材料會產生有害的電荷雜訊效應，故其電荷雜訊值通常會高於實驗室製造的對應量子位元。透過對閘極堆疊進行完全最佳化，imec研究人員在矽基金屬氧化物半導體(MOS)量子點元件上，創下最低紀錄的電荷雜訊值。 超導量子電路的生產，也遇到跟矽量子點自旋量子類似的問題。超導量子電路是目前發展最成熟的量子運算平台，但大多還是運用基於實驗室的技術，例如剝離製程和遮蔽式蒸鍍(Shadow...

量子電腦很可能需要數百萬個量子位元(Qubit)，才能準確執行其所承諾的轉型計算(Transformational Calculations)。不過，擴增量子位元的數量仍是一大障礙。先進CMOS製程可以達到晶圓級均勻度，且生產良率高，但由於不同的設計和操作條件，所以無法直接用來生產量子位元結構。imec研究人員近期在imec自家先進試驗製程廠房內的一條客製化12吋晶圓產線，展示矽量子點自旋量子與超導量子位元的成功整合。 對矽量子位元進行進階改良與特徵分析 接下來研究人員將進一步對這些量子位元進行特性分析並最佳化該製程，同時評估更大規模的量子位元陣列。其中一項重大問題仍是下降的電荷雜訊會對其他指標產生什麼影響？例如，雖然採用較厚的二氧化矽層(8~12奈米)有助於降低電荷雜訊，但也會增加量子點不同閘極之間的串擾，這會限制雙量子位元閘極的保真度。 更甚者，目前imec使用的製程是12吋晶圓電子束微影技術，因為其具備在每次設計迭代中改變設計的彈性。然而，電子束微影的產量有限，還有閘極對準精度方面的固有限制，這些都是其缺點。相較之下，主流CMOS製程使用的光學微影技術在減少對準誤差方面，還在持續改善。因此，從電子束改用光學微影(極紫外光微影)，應會幫助推動這些製程的技術成熟度。 最後，升級單一量子位元和催化其成熟發展只是第一步。另一項挑戰是把這些量子位元整合到功能性陣列，並達成陣列之間的雙向傳輸。目前所用的交疊閘極結構可以完美展示單一量子位元和雙量子位元的運作，但未來持續擴增到數十或數百個量子位元時會遇到瓶頸。因此，研究團隊正在開發能擴充到更大型量子位元陣列的元件結構。這類架構需要經過製程改良和開發「量子後段製程」，因此，確保高保真度量子位元的相容性，會是這項研發工作的主要重點。 超導量子位元：從實驗室走進晶圓廠 儘管矽自旋量子位元因為具備較小尺寸、長相干時間和高整合密度的微縮優勢，以及與CMOS製程的高度相容性，因而極具長期發展的潛力，但超導量子電路才是現階段發展最為完善的技術平台。超導量子位元的能量狀態易於控制，加上其製作以量子位元得以相互作用為目標，而這種組合已成功展示了中型規模的量子處理器，能耦合數十到數百個超導量子位元。這些量子位元在實驗室環境中可實現長達數百微秒(µs)的長相干時間，和高達99.995%的單一量子位元閘極保真度。這兩者是量子運算的重要指標。 不過，多數超導量子位元仍是在實驗室內製作，這些場域所用的技術，例如遮蔽式蒸鍍和剝離製程。這類「溫和的」製程有助於產出特別乾淨的介面。這對超導量子位元的最關鍵組件–約瑟夫森接面(Josephson...

創立40年來，比利時微電子研究中心(imec)已經從一間由70人組成的大學實驗室，擴展為奈米電子研發與數位技術領域的國際領先研究中心。目前聘用了超過5500名員工。作為國際要角，全球各地皆有代表。透過其研發計畫，imec集結了逾600位業界夥伴，帶領橫跨世界各地的半導體價值鏈科技公司共同驅動微晶片與其應用的創新，例如健康、汽車、人工智慧(AI)和製造等。 半導體先進製程多點突破 2024年的亮點是多項新建的重大里程碑和關鍵研究計畫，這些計畫強化了imec在先進半導體技術領域作為領先研發中心的地位，並鞏固imec在驅動創新和經濟成長方面的影響力。2024年6月，imec攜手ASML宣布啟用在荷蘭費爾德霍溫的高數值孔徑極紫外光(high-NA...

數十年來，為CPU與GPU等高效能運算(HPC)所開發的單片式系統單晶片(SoC)之所以能有進展，全有賴於互補式金氧半導體(CMOS)成功實現微縮。CMOS為SoC開發人員提供了一套能讓他們在同個單一基板整合越來越多功能的技術平台。就算是朝向多核心結構發展，結果顯示，比起在不同晶片之間傳輸資料，把各個功能整合在同一個基板上能提供更高的效率。 除此之外，只要轉換到另一個技術節點來微縮電晶體和內連導線，還能改良SoC的功耗、性能、面積和成本(PPAC)。微縮程度最高的技術已經用於SoC的每個功能構件—從運算單元到快取記憶體，甚至是環繞整個系統(包含靜電放電保護元件、功率和時脈分配、訊號網路與訊號輸入/輸出)的基礎架構。 長期以來，這套CMOS平台滿足了行動應用與高效能運算的不同運算需求。但這種通用型技術平台漸漸開始停擺，原因有二。首先，尺寸微縮所能提供的系統級PPAC成效開始減縮。其次，曾獲好評的SoC異質性–利用2D方法增加更多功能來實現，逐漸顯露出作繭自縛的窘境。我們一直只靠一項技術來建構SoC的所有關鍵功能，但隨著應用多樣化，設計人員需要滿足的運算規格種類日益增加，例如功率密度、記憶體頻寬、速度、工作量、成本、構型尺寸等，只靠一種技術來滿足所有需求的挑戰難度越來越高。 CMOS...

數十年來，為CPU與GPU等高效能運算(HPC)所開發的單片式系統單晶片(SoC)之所以能有進展，全有賴於互補式金氧半導體(CMOS)成功實現微縮。CMOS為SoC開發人員提供了一套能讓他們在同個單一基板整合越來越多功能的技術平台。就算是朝向多核心結構發展，結果顯示，比起在不同晶片之間傳輸資料，把各個功能整合在同一個基板上能提供更高的效率。 關鍵推手：3D內部互連和功能晶背 CMOS...

在2024年IEEE國際電子會議(IEDM)期間，比利時微電子研究中心(imec)發表一款基於互補式場效電晶體(CFET)的全新標準單元結構，內含兩列CFET元件，兩者之間共用一層訊號布線牆。這種雙列CFET架構的主要好處在於簡化製程和大幅減少邏輯元件和靜態隨機存取記憶體(SRAM)的面積。根據imec進行的設計技術協同最佳化(DTCO)研究。與傳統的單列CFET相比，此新架構能讓標準單元高度從4軌降到3.5軌。 目前半導體業在製造(單片)CFET元件方面持續獲得重大進展，這些元件預計會在邏輯技術的發展歷程中接替環繞閘極(GAA)奈米片架構。n型和p型場效電晶體(FET)的元件堆疊在結合晶背供電和訊號布線技術後，可望帶來功率、性能和面積(PPA)方面的優勢。然而，在電路層面，目前還有把CFET整合到標準單元的幾種技術方案，用來維持甚至是強化預期的PPA優勢。特別極具挑戰的是中段製程的連接性，也就是把源極/汲極和閘極接點連接到(晶圓背面和正面)第一金屬導線層的內連導線，以確保從元件頂層到底層具備功率和訊號傳輸的連接性。 imec從一項比較不同標準單元結構的設計技術協同最佳化(DTCO)研究，展示了雙列CFET在7埃米(A7)邏輯節點提供了權衡可製造性和面積效率的最佳取捨。此新架構以一個基礎單元為開端，該CFET單元內的一側針對功率連接進行最佳化，包含一條把功率從晶背傳輸到頂層元件的電源軌(接地電壓Vss)，以及一條用於底層元件的直接晶背連接。該CFET的另一側則為訊號連接進行最佳化，方法是提供一層中間布線牆(Middle...

光子元件是傳輸大量資訊的理想選擇，但開發光子整合晶片的流程緩慢且昂貴，阻礙其拓展應用。如果光子晶片能具有可重複程式化(Reprogrammable)的特性，允許使用者透過修改程式來改變其特性，便能滿足不同應用需求，將可大幅降低光子晶片的開發成本、縮短上市時間和改善這些晶片應用的永續性。本文將介紹相關技術最近取得的突破，以及未來可程式化光子技術的發展方向。 要實現可重複程式化的光子晶片，需要大量的高效光電致動器來開關、分離和過濾這些經過致動器的光學訊號。透過引進微機電(MEMS)與基於液晶技術的解決方案，研究人員目前正在開發用來實現大型可重組光子積體電路(PIC)的低功耗組件。這些多功能的光子晶片可望能加速橫跨多元產業的各式應用，包含生物感測、醫療科技及資訊處理。 以可程式特性突破光子創新瓶頸 過去五十年來，我們已經見證了一場電子技術的真實革命。電子元件正在驅動社會的許多基本活動。光子科技現在也在快速成長，正在經歷類似的蓬勃發展。在驅動當前的通訊網路和資料中心方面，新興的光子晶片變得越來越重要。與此同時，這些元件的複雜度也在攀升。單顆光子晶片目前能整合多達數萬甚至是數十萬個零組件。 儘管如此，光子晶片的應用彈性，仍無法與電子晶片相比。市面上有許多電子晶片具有可重複程式化的特性，應用開發者只需要購買現成產品，再依據不同應用所需要的功能對程式進行重新設計即可，不一定需要自行針對特定應用需求重新設計晶片。但目前大多數的光子晶片仍是為特殊應用專門設計。為了讓某一特定功能達到最佳性能，在設計階段就會決定光子晶片上用來定義光線路徑的電路，並完全按設計來製造，沒有重設電路配置的彈性。這使得光子晶片幾乎無法為不同的用途來重複利用，所有新的應用都需要新的晶片設計。 一顆光子晶片的設計、製造和測試週期不僅緩慢，也很昂貴。從開始晶片製造到取得成果，動輒就要耗上12個月。加上光子元件生態系成熟度不如電子元件，所以製出的晶片不一能定如預期運作，尤其是當設計複雜度很高的時候，這類光子晶片最初的幾個設計版本，往往會出現這種問題。 讓光子電路具有一定的程式控制彈性，是打破這種僵局和降低研發門檻的一種可行解決辦法。再次以電子元件為例，像現場可編程邏輯閘陣列(FPGA)等多功能可程式電子元件，一直都是驅動電子創新的關鍵推手。光子元件也需要採用類似操作模式的晶片：購買通用的現成晶片，然後為應用所需的光學功能來設定晶片。這種可程式光子晶片可能可以縮短一款新型光子元件產品的原型設計時程，從數年減至數月，甚至是數周。這將使光子晶片的應用範疇大幅擴張。 比利時根特大學、比利時微電子研究中心(imec)和其他機構，都在積極促成合作計畫來催生這類通用型可程式光子晶片。這些晶片和特殊應用型晶片相似，必須面對各自特有的全新挑戰。 為了讓晶片上的光學路徑可以被使用者自行設定，這種光子晶片必須結合數十萬個由可電控移相器(Phase...

光子元件是傳輸大量資訊的理想選擇，但開發光子整合晶片的流程緩慢且昂貴，阻礙其拓展應用。如果光子晶片能具有可重複程式化(Reprogrammable)的特性，允許使用者透過修改程式來改變其特性，便能滿足...

比利時微電子研究中心(imec)日前在美國底特律舉行的2024年車用Chiplet論壇中，正式發起車用Chiplet計畫(Automotive Chiplet Program, ACP)，並獲得安謀(Arm)、日月光、BMW、博世(Bosch)、益華電腦(Cadence)、新思科技(Synopsys)等半導體業者與汽車供應鏈業者力挺。ACP集結橫跨整個汽車生態系的關鍵要角，致力於進行汽車製造業界前所未見的聯合競爭前研究(Pre-competitive...