AMS設計暴增 EDA商力推模擬/驗證工具

電子設計自動化(EDA)大廠正卯足勁強攻高速類比混合訊號(AMS)設計模擬/驗證方案。隨著系統單晶片(SoC)內部類比混合訊號電路激增,包括明導國際(Mentor Graphics)、新思科技(Synopsys)及益華電腦(Cadence),均積極擴展相關晶片模擬與驗證工具陣容,以便加速高複雜性SoC開發流程,並確保晶片品質與效能無虞。 ...
2012 年 12 月 10 日

加速SoC驗證 新思發表新一代驗證IP

新思(Synopsys)發表以VIPER架構為基礎的Discovery驗證IP(Verification IP, VIP)。為協助IC設計廠商提升系統單晶片(SoC)各項功能的驗證時程,新思Discovery...
2012 年 03 月 14 日

縮短IC偵錯時間 思源發布第三代Verdi平台

思源宣布推出第三代自動化積體電路(IC)設計偵錯平台–Verdi 3。為協助IC設計廠商提升IC偵錯效率,新版偵錯平台具備自定功能、客製化操作環境以及高效率資料存取等特色,可讓工程師達到縮減設計時程與降低開發成本的目的,克服現今日趨複雜的IC設計與驗證挑戰。 ...
2012 年 03 月 07 日

挾Verdi VIA開放平台 思源坐大EDA版圖

電子設計自動化(EDA)供應商思源科技(SpringSoft)發表Verdi協作應用平台(VIA),期藉思源科技本身及其學界與業界的合作夥伴採用此開放式平台開發和分享客製化應用程式,增加客戶對於Verdi的黏著度,進一步擴大思源科技在EDA的市占。 ...
2011 年 10 月 04 日

專訪新思科技總裁暨營運長陳志寬 新思強攻先進製程/SoC IP

為因應半導體產業持續朝向先進製程推展,以及消費性電子(CE)系統單晶片(SoC)對連結性能需求增溫,專注於半導體設計、驗證、電子設計自動化(EDA)軟體工具與矽智財(IP)發展的新思科技(Synopsys)已鎖定40奈米以下的先進製程,以及消費性電子SoC連結IP進行搶攻,期站穩市場發展地位。
2011 年 07 月 04 日

類比IC/FPGA原型板需求高漲 元件模擬/驗證產品再添生力軍

由於IC設計門檻與複雜度越來越高,如何強化類比設計並利用FPGA原型開發板提升產品競爭力,已成為晶片業者面臨的關鍵課題。為此,EDA工具供應商紛紛加碼投資旗下元件模擬與原型驗證工具研發,以期簡化客戶晶片設計流程,加速產品上市。
2011 年 06 月 30 日

先進製程/SoC IP並進 新思科技力鞏江山

為因應半導體產業持續朝向先進製程推展,以及消費性電子(CE)系統單晶片(SoC)對連結性能需求增溫,專注於半導體設計、驗證、電子設計自動化(EDA)軟體工具與矽智財(IP)發展的新思科技(Synopsys)已鎖定40奈米以下的先進製程,以及消費性電子SoC連結IP進行搶攻,期站穩市場發展地位。 ...
2011 年 06 月 23 日

提高原型板設計/偵錯效能 思源EDA獻計

有鑑於原型板的開發速度快與成本低廉,已被廣泛運用於驗證關鍵設計模組或整套系統是否正確運作,然原型板向來設置不易,且缺乏訊號能見度,因此在研發過程中,機板配置作業經常延誤,或局限於使用在開發階段的後段,日前思源科技發表ProtoLink...
2011 年 05 月 26 日

思渤辦CODE V/LightTools光電論壇5月登場

由思渤科技辦理的光學軟體CODE V及LightTools年度技術盛會–光電科技論壇將於5月隆重登場,邁入第六屆的光電科技論壇,帶來最新、最熱門的發光二極體(LED)尖端技術,以及來自日本的3D顯示器與量測系統導入。 ...
2011 年 04 月 21 日

加速SoC開發 FPGA原型建造平台功不可沒

電子設計自動化(EDA)工具供應商新思(Synopsys)與現場可編程閘陣列(FPGA)開發商賽靈思(Xilinx),日前合作推出FPGA原型建造方法手冊(FPGA-Based Prototyping...
2011 年 03 月 23 日

專訪益華電腦資深副總裁兼策略長黃小立

在6月分一年一度的設計自動化大會(DAC)上,益華電腦(Cadence)提出「EDA 360」的新思維,呼籲IC設計價值鏈裡的相關業者,重視系統單晶片(SoC)軟體內容急遽增加所帶來的成本與軟硬體整合及驗證挑戰,引發各界熱烈討論。
2010 年 09 月 02 日

一日兩購併 新思科技展現擴張版圖雄心

電子設計自動化(EDA)工具大廠新思科技(Synopsys)日前在一天之內宣布購併兩家公司,除展現其驚人的口袋深度外,也顯示該公司擴張業務版圖的企圖。EDA工具供應商購併時有所聞,然新思一天購併兩家公司的動作,仍引起業界側目。 ...
2010 年 06 月 25 日