Vivado助陣 賽靈思28奈米FPGA猛攻通訊版圖

作者: 林苑卿
2012 年 04 月 25 日

賽靈思(Xilinx)28奈米完全可編程邏輯(All-Programmable)元件將大軍壓境通訊與網通市場。挾高度整合設計環境(IDE)Vivado,將助力突顯賽靈思完全可編程邏輯元件的系統整合優勢,並加快可編程系統的系統整合和建置速度,以拱大完全可編程邏輯元件在通訊和網通的市占。


賽靈思全球品質控管與新產品導入資深副總裁湯立人表示,Vivado設計套件將顯著提升設計生產力,並輕鬆升級擴充,以面對28奈米甚至更先進製程的設計複雜挑戰。




賽靈思全球品質控管與新產品導入資深副總裁湯立人表示,28奈米的完全可編程邏輯元件將為大勢所趨,未來使用完全可編程邏輯元件的比重將高於可編程邏輯元件,為解決設計者採用完全可編程邏輯元件時,面臨的系統整合與建置難題,賽靈思已針對未來10年主打的完全可編程邏輯元件,開發出設計套件Vivado,主要瞄準通訊及網通市場。


賽靈思的完全可編程邏輯元件即為整合該公司所開發的不同類別可編程技術的可編程邏輯元件,透過可編程設計的系統整合,能以最少的晶片整合最多的系統功能。賽靈思針對28奈米的完全可編程邏輯元件,已開發出眾多可編程技術,除邏輯和輸入輸出(I/O)外,另有軟體可編程的安謀國際(ARM)處理系統、三維晶片(3D IC)、類比混合訊號系統及囊括系統級至晶片級(System-to-IC)的設計工具與矽智財(IP)。


湯立人指出,賽靈思藉由Vivado設計工具結合各種可編程技術,並將設計擴充至相當於一億顆特定應用積體電路(ASIC)的邏輯閘方案,以加速完全可編程邏輯元件的系統整合和建置速度,有助於縮短客戶產品開發時程。


Vivado係以系統為中心的工具套件,賽靈思以業界標準為圭臬,採用先進的電子設計自動化(EDA)技術與方法。也因此,無論是需要高度自動化按鍵式流程的客戶,抑或需要可手動修改流程的客戶,皆能在熟悉且直覺式的EDA環境下,較以往更快及更有效率地進行設計。


湯立人強調,在Vivado設計套件提供的整合設計環境下,由於僅須使用按鈕式的操作方法即可使用,且客戶熟悉後,即可善用內建的繪圖使用介面(GUI)之漸進式特性、分析及最佳化功能,輕鬆針對效能、耗電量及資源運用微調,故可降低過去慣於使用ASIC的開發人員設計門檻,擴大賽靈思完全可編程邏輯元件的市場滲透率。


為建立Vivado工具套件豐富的矽智財,賽靈思已與二十餘家矽智財和EDA廠商策略合作,並有逾百家客戶參與長達1年的初始測試。


為協助客戶順利轉移至Vivado設計套件,湯立人說明,賽靈思將會持續為採用7系列及更早期的賽靈思現場可編程閘陣列(FPGA)客戶提供既有的ISE設計套件支援;至於Vivado新一代開發環境將會支援未來所有7系列,以及28奈米與20奈米的新元件。

標籤
相關文章

專訪賽靈思資深副總裁湯立人 賽靈思力拱完全可編程元件

2012 年 05 月 14 日

28奈米帶頭衝 台積電明年有「春燕」

2011 年 10 月 31 日

EDA環境銜接量測軟體 電子產品開發週期大幅縮短

2013 年 06 月 24 日

打造ASIC等級FPGA 賽靈思投產20奈米方案

2013 年 07 月 10 日

日月光/矽品搶進FO-WLP Cadence布局不缺席

2017 年 03 月 30 日

首款AI加速平台出鞘 Xilinx全面擁抱人工智慧

2018 年 10 月 16 日
前一篇
工研院搭橋 助台商卡位中國醫療商機
下一篇
微芯電能計量AFE實現高效能智慧電表