降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

剖析車輛智慧化核心 車用MCU穩健成長

2005 年 10 月 21 日

駕駛輔助系統需求殷切 適應性定速系統更智慧

2005 年 10 月 18 日

加入深度記憶體 示波器擷取時間/取樣率大增

2013 年 03 月 17 日

標準涵蓋智慧家庭/電網 HomePlug應用版圖全面擴張

2014 年 05 月 29 日

五大工程領域落實數位化 軟體模擬/預測助力智慧製造

2021 年 12 月 02 日

覆晶封裝導入銅柱技術 可靠度評估不可輕忽

2025 年 01 月 17 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器