降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

設計探索 嵌入式裝置盛行 作業系統與開發工具百花齊放

2004 年 12 月 27 日

提升6Gbit/s儲存裝置設計邊限 高效能示波器助臂力

2011 年 11 月 17 日

選對合適繪圖控制器 嵌入式顯示應用光彩奪目

2011 年 11 月 28 日

力克家電節能挑戰 零功耗AC-DC轉換器顯神威

2016 年 02 月 08 日

多方蒐集環境數據 IoT感測樁推動農業智慧升級

2023 年 04 月 16 日

掌握技術特性 蕭特基二極體應用更上手(2)

2024 年 12 月 02 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器