運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

創意設計加持 電容式觸控按鍵老店新開

2010 年 01 月 25 日

不受本地振盪器牽制 雙訊號源VNA立功

2010 年 01 月 28 日

搭配最適PFC電路 LLC共振式轉換器效率大增

2013 年 09 月 23 日

創新電子材料助臂力 3D晶片製程挑戰迎刃解

2015 年 12 月 28 日

引進CRC/3DS架構 DDR4資料傳輸性能/可靠度躍升

2015 年 02 月 02 日

LTE/GPS模組襄助 汽車智慧功能開發更省力

2015 年 11 月 12 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程