益華電腦宣布金麗科技採用其前端設計RTL Compiler(RC)以及後端設計EDI/CCOpt(Clock Concurrent Optimization)流程，大幅提升了開發效率，不但能顯著加速新產品上市時程，並同時確保更佳的設計品質。
益華電腦台灣區總經理張郁禮表示，面對競爭日益激烈的市場挑戰，如何縮短新產品上市時程並確保設計品質，是積體電路(IC)設計業者的重要挑戰。很高興看到益華數位設計實現(EDI)平台能協助金麗科技，達成了顯著縮短開發週期的目標。追求創新技術與強化夥伴關係是益華一貫秉持的理念，益華將持續為IC設計業者提供最佳的平台工具，共創雙贏。
金麗科技設計開發處處長石銘吉表示，RC/EDI方法論能簡化金麗原有的設計流程，它的自動化程度更高，在時序收斂設計過程中，毋須靠人工方式進行客製化的路徑群組(Path Group)與最大延遲(Maximum Delay)，不但便利性高，而且此流程可輕鬆移植給其他的團隊成員使用，不會再發生設計結果因人而異的情形。
金麗科技是國內首家專注於設計開發高階省電16/32位元微處理器的IC設計公司，該公司採用益華EDI平台，開發先進製程工控用雙核心X86架構系統單晶片(SoC)，將原本需耗費三個月的時間縮短至二個月，設計生產力獲得了顯著的提升。
益華電腦網址：www.cadence.com
