運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

回歸應用需求思考 DSP/FPGA平分秋色

2010 年 02 月 01 日

半無橋式/交錯式PFC特性揭祕

2010 年 03 月 01 日

實現自動駕駛與無人機應用  高精度GNSS技術不可或缺

2018 年 10 月 07 日

SiC熱特性優異 電源轉換效能更上層樓

2018 年 01 月 04 日

毫米波掃瞄儀更智慧 邊緣運算助力影像管理(1)

2024 年 02 月 20 日

量子運算的六條路徑:為何矽基技術正在勝出?

2025 年 10 月 31 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程