運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

65奈米以下製程變異複雜 晶圓層級測試挑戰加劇

2006 年 09 月 28 日

提升SoC開發效益 導入ESL設計刻不容緩

2006 年 10 月 27 日

多媒體影音驅動無線傳輸演進 UWB+藍芽整合穩固市場

2006 年 11 月 24 日

兼具快速/成本優勢 XRF走紅綠色檢測市場

2007 年 01 月 29 日

充分利用太陽能 熱泵熱水器兼具環保/安全特性

2007 年 03 月 02 日

無軟體技術展妙用 三相BLDC馬達效能再提升

2017 年 02 月 20 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程