運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

PXI儀器效能升級 802.11ac測試效率大躍進

2012 年 10 月 11 日

波束成形與降噪技術提高SNR MEMS麥克風實現精準聲控

2013 年 12 月 19 日

ZigBee IP協定奠定互通基礎 智慧能源感測網路更穩定

2014 年 01 月 10 日

磁感應/磁共振標準並進 無線充電技術擴大普及

2014 年 01 月 16 日

滿足垂直產業特殊任務需求 AI Edge彈性成就關鍵應用

2021 年 10 月 31 日

電源/訊號網路分道揚鑣好處多 晶背供電將成大勢所趨

2022 年 12 月 19 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程