運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

可攜式醫療電子講求輕巧/節能 嵌入式處理器需求升溫

2008 年 12 月 15 日

借力大小核設計架構 多核處理器強效又省電

2013 年 12 月 05 日

整合更多GPU核心 行動處理器大開「眼」界

2013 年 12 月 23 日

先進技術提升電動車能源效率 交通運輸綠色革命如火如荼

2017 年 05 月 18 日

Wi-Fi/LTE/LPWA各有所長 IIoT閘道器助攻遠端監控

2021 年 03 月 18 日

嵌入式AI應用持續成長 深度學習大顯神威(3)

2024 年 06 月 18 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程