運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

密鑰管理把關安全通訊協定 SRTP封包架構提升加密套件互通性

2007 年 06 月 29 日

打造高取樣率OCT系統 PXI示波器扮要角

2009 年 05 月 19 日

固態照明發展如火如荼 能源之星量測標準嚴把關

2010 年 08 月 23 日

PPTC元件助力 LPS鋰電池設計達陣

2015 年 04 月 23 日

五大控制設計滿足消費需求 家電馬達重省電/靜音/安全

2020 年 08 月 27 日

自動量測精準分析先進製程參數 TEM量測助2nm製程不卡關

2023 年 04 月 20 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程