運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

實現高效率/低成本 8位元MCU節能功力大躍進

2010 年 06 月 21 日

善用軟體套件 MCU開發事半功倍

2010 年 07 月 19 日

LED發光效率邁大步 固態照明應用前景光明

2011 年 09 月 22 日

整合五大工控通訊介面 IoT閘道器加速智慧工廠建置

2016 年 02 月 04 日

簡化評估波形加速設計驗證 讓5G NR測試訊號符合標準

2019 年 07 月 15 日

互聯汽車資料量指數遽增 車載乙太網路邁向10G+世代

2019 年 12 月 16 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程