Cadence推出設計收斂新方案 全晶片同步優化簽核速度提升十倍

作者: 黃繼寬
2022 年 10 月 13 日
益華電腦(Cadence)宣布推出全新的Certus設計收斂解決方案(Closure Solution),以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。Certus解決方案可自動作業,同時加速設計時程,整個設計收斂週期...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

新思Tweaker ECO助攻 群聯晶片設計週期大幅縮短

2022 年 04 月 21 日

Cadence/聯電攜手開發22奈米ULP與ULL製程認證

2021 年 07 月 14 日

西門子推出Symphony Pro平台 擴展混合訊號IC驗證功能

2022 年 07 月 22 日

運算力效能跳躍成長 專用型語音DSP設計嶄露頭角

2018 年 12 月 20 日

強化系統設計支援 Cadence數位雙生跨出大步

2024 年 02 月 27 日

軟硬體兩樣情 IC設計不怕AI搶飯碗

2025 年 07 月 25 日
前一篇
專訪u-blox業務開發經理劉彥呈 進階L3車用定位精度跨入1公尺內
下一篇
功率電晶體市場規模連六年創新高