Cadence工具襄助創意電子成功完成3DIC投片

作者: 黃繼寬
2024 年 01 月 12 日
IC設計服務業者創意電子近日宣布,該公司已成功於先進FinFET製程上實現複雜的3D堆疊晶片設計並完成投片。該設計採Cadence Integrity 3D-IC平台,於覆晶接合(Flip-chip)封裝的晶圓堆疊(WoW)結構上,實現Memory-on-Logic立體晶片堆疊配置。Integrity...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

Cadence/經濟部/工研院聯手展示3D IC智慧設計驗證平台

2025 年 05 月 16 日

瞄準大中華 Cadence推中文版高階PCB方案

2010 年 04 月 22 日

跨進20nm門檻高 IC/晶圓廠改走類IDM模式

2012 年 11 月 13 日

催生先進製程IC EDA廠擴大ARM/晶圓廠合作

2013 年 03 月 27 日

益華/台積強化FinFET製程合作關係

2013 年 04 月 15 日

厚實生態系統 Arteris擴張大中華區IoT版圖

2014 年 05 月 27 日
前一篇
提高定位準確度/抗干擾能力 衛星定位航向多頻段應用(1)
下一篇
非監督式學習大行其道 場景深度偵測相對複雜(2)