以Tk模型進行參數擬合 衛星位置估算八九不離十(2)

不使用GPS,僅利用都普勒頻移(Doppler Shift)原理,也能測量出低軌通訊衛星的速度和虛擬距離(Pseudorange)。本文將從建立一個簡單的5階次柴比雪夫多項式模型(Chebyshev Polynomial...
2024 年 12 月 31 日

掌握四大類接地技巧 CAN訊號更穩定

CAN匯流排以其高可靠性、即時性、靈活性以及嚴謹的數據處理機制等特點,在工業現場和汽車行業得到廣泛應用,但隨著環境干擾以及節點數目增加,應用對CAN匯流排的穩定性要求正在不斷更高。本文將剖析電源地、訊號地、屏蔽地、外殼地的接地技巧,給應用設計人員做為參考。圖1分別是電源地、訊號地、屏蔽地、大地四種不同地的常見符號。 圖1 四種接地符號   電源接地(GND) 電源接地也稱為供電地,其功能是確保供電電源形成完整的電流迴路,也就是GND。電源地處理要與單電源供電的負極相連。圖2是CAN收發器電源接地(GND)接線。 圖2 CAN收發器電源接地(GND)接線   訊號地(CAN-GND) 訊號地也稱為隔離地,在電子設備工作時,可提供一個統一的參考電位,避免有害電磁場的干擾,讓設備穩定可靠地運作。設備中的訊號電路統一參考地即CAN-GND。 在許多實際應用中,設計者常直接將每個節點的參考地接於本地的大地,作為訊號的返回地,這種看似正常可靠的做法,其實存在極大的風險。 訊號接地的正確接法主要分為兩種,一種是單屏蔽層線纜,另一種則是雙層屏蔽線纜。 如果使用單屏蔽層的線纜(圖3),訊號地的理想接法是使用專門的訊號線,將所有節點訊號地連接,起到參考地的作用(圖4、圖5)。 圖3 有屏蔽層雙絞線...
2024 年 12 月 30 日

無跡卡爾曼濾波精確度提升 衛星定位非線性無跡轉換效能佳(1)

擴展型卡爾曼濾波器(EKF)利用雅可比矩陣線轉換成線性函數,無跡卡爾曼濾波器(UKF)則以無跡轉換選擇西格瑪點。使用非線性轉換的UKF精確度高於EKF,適用極度非線性模型。 擴展型卡爾曼濾波器(Extended...
2024 年 12 月 20 日

無跡卡爾曼濾波精確度提升 衛星定位非線性無跡轉換效能佳(2)

擴展型卡爾曼濾波器(EKF)利用雅可比矩陣線轉換成線性函數,無跡卡爾曼濾波器(UKF)則以無跡轉換選擇西格瑪點。使用非線性轉換的UKF精確度高於EKF,適用極度非線性模型。 工作流程 (承上文)產生最佳的西格瑪點是執行UT之前,必須先完成的前置工作。跟EKF一樣,UKF也是從預估階段(Prediction...
2024 年 12 月 20 日

在SoC中實現異質整合 CMOS 2.0開闢新道路(1)

數十年來,為CPU與GPU等高效能運算(HPC)所開發的單片式系統單晶片(SoC)之所以能有進展,全有賴於互補式金氧半導體(CMOS)成功實現微縮。CMOS為SoC開發人員提供了一套能讓他們在同個單一基板整合越來越多功能的技術平台。就算是朝向多核心結構發展,結果顯示,比起在不同晶片之間傳輸資料,把各個功能整合在同一個基板上能提供更高的效率。 除此之外,只要轉換到另一個技術節點來微縮電晶體和內連導線,還能改良SoC的功耗、性能、面積和成本(PPAC)。微縮程度最高的技術已經用於SoC的每個功能構件—從運算單元到快取記憶體,甚至是環繞整個系統(包含靜電放電保護元件、功率和時脈分配、訊號網路與訊號輸入/輸出)的基礎架構。 長期以來,這套CMOS平台滿足了行動應用與高效能運算的不同運算需求。但這種通用型技術平台漸漸開始停擺,原因有二。首先,尺寸微縮所能提供的系統級PPAC成效開始減縮。其次,曾獲好評的SoC異質性–利用2D方法增加更多功能來實現,逐漸顯露出作繭自縛的窘境。我們一直只靠一項技術來建構SoC的所有關鍵功能,但隨著應用多樣化,設計人員需要滿足的運算規格種類日益增加,例如功率密度、記憶體頻寬、速度、工作量、成本、構型尺寸等,只靠一種技術來滿足所有需求的挑戰難度越來越高。 CMOS...
2024 年 12 月 18 日

在SoC中實現異質整合 CMOS 2.0開闢新道路(2)

數十年來,為CPU與GPU等高效能運算(HPC)所開發的單片式系統單晶片(SoC)之所以能有進展,全有賴於互補式金氧半導體(CMOS)成功實現微縮。CMOS為SoC開發人員提供了一套能讓他們在同個單一基板整合越來越多功能的技術平台。就算是朝向多核心結構發展,結果顯示,比起在不同晶片之間傳輸資料,把各個功能整合在同一個基板上能提供更高的效率。 關鍵推手:3D內部互連和功能晶背 CMOS...
2024 年 12 月 18 日

數位鑰匙安全不可輕忽 自動化測試保安全

智慧車輛的快速發展讓車用數位鑰匙,逐漸成為現代汽車的重要應用,並賦予車主前所未有的便利性。數位鑰匙除了可以透過手機或穿戴裝置,解鎖並啟動車輛,還能控制車內的各種功能。隨著應用技術日趨成熟,數位鑰匙的驗證及安全性測試也變得愈加重要。本文將深入探討車用數位鑰匙的核心技術、應用場景、風險挑戰以及如何透過自動化測試來進行相關驗證。 車用數位鑰匙核心技術 車用數位鑰匙主要依賴近場通訊(NFC)、超寬頻(UWB)以及藍牙低功耗(BLE)這三種核心技術來實現其功能,而這些技術各有其特性和應用場景(圖1)。 圖1 ...
2024 年 12 月 17 日

樹莓派應用方法全解析 彈性開發板助創新

樹莓派(Raspberry Pi)是一款僅信用卡大小的單板電腦,完整整合一台微型電腦所需的元件和介面的電腦,專為電腦程式設計教育而設計。如果開發人員使用樹莓派進行開發,使用C語言或者Python語言都是一個不錯的選擇(圖1)。 圖1 樹莓派4B(2GB...
2024 年 12 月 16 日

耦合電感助ADAS突破瓶頸 提升系統速度與效率(1)

含有NCL結構的新型耦合電感可用來針對有著極低輸出電壓,以及嚴苛負載瞬態規格的應用優化效能。此種分立電感也符合汽車設計對於低高度的要求。此方面選用NCL結構的目的,是盡可能降低漏電,並實現相較於傳統分立電感選項高出4倍瞬態/漣波性能的效益。 ADAS與其他高電流應用在汽車領域廣泛發展,相關GPU與ASIC的算力也隨之大幅增加。使電壓調節器在處理嚴苛負載時,臨額外的效能壓力,因為不僅電流增加,瞬態幅度也變得更大且更快。 與此同時,開發人員對汽車系統的效率的期待也持續攀升。而負載電壓亦降低至1V以下,以達到更好的熱管理。同時汽車系統透過採用先進的半導體製程,達到更高的時脈。低負載電壓會成比例地減緩卸載負載的瞬態變化,進而導致旁路電容大幅提升,電壓容差與瞬態規格也會限縮。 高電流、低電壓的應用通常會採用多相降壓轉換器拓撲來調降電壓。這種多相降壓元件能運用傳統分立式電感(DL),如圖1a所示,或耦合電感(CL),如圖1b所示。在耦合電感方面,線圈繞組會進行磁耦合,進而提供抵銷電流漣波的效益[1–6]。 圖1 多相降壓轉換器,包含(a)分立電感以及(b)耦合電感 汽車ADAS應用所面臨的挑戰之一,是GPU或ASIC的供電線路必須維持在0.4...
2024 年 12 月 13 日

耦合電感助ADAS突破瓶頸 提升系統速度與效率(2)

含有NCL結構的新型耦合電感可用來針對有著極低輸出電壓,以及嚴苛負載瞬態規格的應用優化效能。此種分立電感也符合汽車設計對於低高度的要求。此方面選用NCL結構的目的,是盡可能降低漏電,並實現相較於傳統分立電感選項高出4倍瞬態/漣波性能的效益。 CL設計與考量 (承前文)本段提及的應用使用的規格為:輸入電壓VIN=5V,輸出電壓VOUT=0.8V,切換頻率FS=2.1MHz,相位數NPH=8。一開始使用DL=32...
2024 年 12 月 13 日

連網車惡意應用程式風險大增 SDV致資安漏洞大開

應用程式在增強軟體定義車輛(SDV)的功能和推動其發展方面發揮著重要作用。然而,它們的整合也帶來了新的風險。隨著車輛轉變為聯網設備,車輛越來越像是帶輪子的智慧型手機,也因此帶來新的網路安全風險。 這項轉變的核心是軟體定義車輛。SDV依靠軟體而不是硬體來實現功能,而得以持續更新和增強。這種以軟體為中心的方法提供了客製化和靈活性,以及導航、娛樂、先進駕駛輔助系統(ADAS)、甚至自動駕駛應用程式的整合。 然而,增強駕駛體驗的應用程式也使汽車容易受到惡意軟體、後門和網路釣魚攻擊等威脅。與智慧型手機不同,汽車是安全關鍵設備,其漏洞可能會導致嚴重甚至危及生命的後果。 應用程式商店在SDV中的作用 應用程式商店對於SDV生態系統至關重要,它是中心樞紐,提供下載和更新增強車輛功能的應用程式。與智慧型手機應用程式商店一樣,這些平台提供不同類別的精選應用程式。就SDV應用商店而言,類別包括導航、娛樂、車輛診斷和ADAS。 谷歌最近宣布推出Android汽車作業系統,將更多應用程式帶入汽車,並凸顯汽車製造商、軟體開發人員和用戶們的興奮之情。這一發展象徵著汽車發展的重大一步,可望透過豐富的應用程式生態系統提供更好的駕駛體驗。 應用程式在車輛中的整合仍處於早期階段,但正在迅速發展 手機與車輛應用程式現狀 手機上安裝、使用應用程式的數量令人震驚,智慧型手機用戶平均安裝了約80個應用程式,但每月有持續使用的只有大約30個。這些應用程式的功能涵蓋廣泛,從社交媒體、娛樂到銀行和生產力工具。 相比之下,應用程式在車輛中的整合仍處於早期階段,但正在迅速發展。現代車輛越來越多配備應用程式平台,讓駕駛員可以直接從儀表板存取導航、音樂串流和車輛診斷。雖然車輛可用的應用程式數量少於智慧型手機的應用程式數量,但隨著越來越多製造商採用SDV技術,預計該數量將大幅增加。由於對連接性和先進車輛功能的需求不斷成長,車載應用市場預計2024~2032年將顯著成長。 手機上的惡意應用程式 手機上的惡意應用程式會帶來重大威脅,但在造成重大損害之前通常不會被注意到。有個備受矚目的案例即是涉及一款中國電子商務的應用程式,該應用程式被發現包含可以利用Android系統漏洞的惡意軟體。該惡意軟體可以監控用戶活動、存取其他應用程式的數據,甚至在未經用戶同意的情況下修改系統設定。 趨勢科技的報告亦強調了其他令人擔憂的情況。例如,手機銀行木馬Faketoken在2020年重新出現,從受害者的帳戶發送攻擊性訊息,並且利用金融應用程式竊取敏感資訊。另一份報告則揭露在Google...
2024 年 12 月 04 日

提升效率/縮減尺寸/改進功率密度 耦合電感提升48V變壓效率

在資料中心與通訊應用中48V是常用的配電規格,現已有許多不同解決方案能將48V降壓至中間電壓。其中最簡單的方法是採用降壓電路拓撲,其能提供高效能,但通常會有功率密度不足的缺點。運用耦合電感來升級多相降壓元件能大幅提升功率密度,不僅達到其他頂尖替代方案的水準,還能維持可觀的效能優勢。多相耦合電感在繞組之間會有逆向耦合,在每個相位電流上產生抵銷電流漣波的效應。此項優點可以拿來和效率、縮減尺寸、改進功率密度等因素一起做權衡評估。本文所介紹的實例除了能將磁性元件的體積與重量減少四倍,還能以1/8的產業標準模組建構出1.2kW的解決方案,達到的峰值效率超過98%。本文另外還闡述如何運用耦合電感的品質因數(FOM)來優化48V拓撲,對於專注研究DC-to-DC轉換領域的工程師將會有所裨益。 48V降壓基本架構 48V輸電軌通常會降壓至中間電壓,一般都是12V或是更低,之後由不同的近負載端穩壓器直接向各負載輸送各種不同的電壓。要將48V穩壓器降壓至12V,其中一個優先選項是考慮採用多相降壓轉換器,如圖1所示。此種解決方案有調節後電壓VO以及快速瞬態現象,在建置上簡單且不昂貴。然而,由於高效率通常被列為優先要務,因此48V轉換器的切換頻率通常比採用12V或甚至5V輸入電壓的應用來得低,如此才能壓低切換損耗。若以電壓乘以秒數的電壓積分來計算,對磁性元件造成的傷害等於兩倍,因為施加電壓已經過一段相當長的時間。因此,48V的磁性元件體積通常相當大,並有多圈繞組以承受相對於較低電壓應用明顯提高的電壓積分。48V降壓轉換器仍能達到高效率,但通常整體尺寸會明顯加大,其中電感會占去大部分的體積。 圖1 四相位的降壓轉換器具有多個分立電感 基本的48V至12V~1kW降壓轉換器有四個相位,配置6.8μH的分立電感,切換頻率為200kHz。這四個電感是最大與最高的元件,占去解決方案大部分的體積。本文的目標是維持或改進這個初始設計的效率,同時大幅縮減磁性元件的尺寸。 傳統降壓器每個相位的電流漣波可以公式1算出,其中工作週期D=VO/VIN,VO為輸出電壓,VIN為輸入電壓,L是電感值,FS是切換頻率。 這裡將分立式電感(DL)取代成耦合電感,其具有漏感Lk與互感Lm,CL(耦合電感)中的電流漣波如公式2所示。品質因數FOM如公式3所示,其中的Nph是耦合相位的數量,ρ為耦合係數(公式4),j是運行係數,其定義了工作週期的應用區間(公式5)。 CL考量因素 改良的第一步是繪製Nph=4以及耦合係數Lm/Lk為數個特定合理值時的FOM圖,如圖2所示。紅線Lm/Lk=0代表分立式電感FOM=1的基線。其顯示了極低漏磁的凹口結構CL(NCL)通常會達到極高的Lm/Lk,因此會有較高的FOM值。然而,關注的工作週期如果落在第一個凹口D=12V/48V=0.25時最為理想,但仍有必要考量一定的VIN與VO範圍。有時額定VIN可以是48V或54V外加一些容限,VO可調整為不同於12V的值。如果工作週期在D=0.25附近變動,為了控制電流漣波,可以選擇具有明顯漏感應的CL設計,不應選擇NCL,而仍能維持明顯的FOM值。假設Lm/Lk>4,相較於DL基線,根據圖2的FOM,減少CL的電感值可獲得約六倍的效益。減少儲能會直接影響磁性元件所需的體積,將DL=6.8μH值減少到CL=1.1μH應有助於縮小元件尺寸。 圖2 一個似相位CL在不同Lm/Lk比值下與工作週期D呈現的函數關係。圖中特別標註出關注區域 圖3顯示相對應的電流漣波,包含基線設計DL=6.8μH,以及在VIN=48V與FS=200kHz的條件下四相位CL=4×1.1μH(Lm=4.9μH)。在關注區域中,CL的電流漣波接近或小於DL的電流漣波。表示所有電路波形的rms均方根值都相近,因此導通損耗也相近。在相同FS出現的相同漣波表示相同的切換損耗、以及閘極驅動損耗等,代表兩種解決方案的效率相當接近(假設DL與CL電感損耗的貢獻相近,唯一的差異只有此方面)。 圖3 DL=6.8μH與CL=4×1.1Μh的電流漣波,在VIN=48V而FS=200kHz的情況下,其與VO電壓呈現的函數關係。圖中特別標記點關注區域 圖4顯示設計的CL=4×1.1μH,取代四個DL=6.8μH電感。每個DL是28mm×28mm×16mm,假設各自相隔0.5mm:四相位CL尺寸為56.5mm×18mm×12.6mm,讓磁性元件體積縮減四倍。圖5顯示完整的1.2kW48V至12V穩壓解決方案,單片印刷電路板上的多個元件置入到1/4-brick規格的電源模組。CL尺寸與底面積特別設計成能將兩個CL元件置入業界標準的1/4-brick電源模組。將所有約1mm的元件(包括FET、控制晶片、陶瓷電容等)置於電路板底側,讓1.2kW解決方案能採用1/8-brick規格的電源模組。   圖4...
2024 年 12 月 04 日
1 2 3 ... 274