隨著寄生電容越來越大，閘極之間以及閘極和閘極接點之間，也增加了串擾的風險。自有電子產品以來，串擾問題就一直存在，幸運的是，業界已熟知它的解決之道：隔離。
SPARC實現均勻沈積
在前 3D 世代，尋求隔離解決方案的製程和整合工程師可利用通過驗證的可調變平面介電層或均勻一致的 SiO2 和氮化物沉積方法。但目前除了需要可調變性和均勻一致性，也需要能夠沉積含有 Si-C 鍵結的薄膜，例如碳氧化矽(SiCO)。這些是提高蝕刻選擇性所必需的，這對從環繞式閘極(GAA)間隔層到後段製程(BEOL)介電層，再到先進微影製程等許多應用來說，已是一個日益重要的因素。與此同時，業界也開始關注電漿對電路形狀特徵帶來的損害。
那麼，隔離解決方案應朝什麼方向進展？其中一種解決之道是新的沉積技術 SPARC，它可充分滿足這些新興需求。除了在高深寬比特徵的整個深度保持均勻的成分和薄膜特性之外，SPARC 還能夠沉積非常均勻一致的 SiCO 薄膜，當被用來在邏輯和 DRAM 元件中作為低 k 間隔層時，它可提供有效的隔離。
在 SiCO 系列中，SPARC 方法可實現寬廣的成分調變，同時仍保持出色的均勻一致性。k值約為 4~4.4 且低漏電流的緻密、堅固 SiCO 薄膜可以直接沉積在 Co、W 等金屬上，不會造成底層氧化。這些薄膜具有出色的附著力，同時也是氣密的。即使在 400°C 的低沉積溫度下，碳也完全交叉鏈接(Cross-linked)，只有很少或沒有末端甲基，與其他 SiOC 薄膜相比，可提供熱穩定性和化學穩定性。
重要的是，所有這些都是在非電漿環境中完成的。下游的基態自由基僅與特別挑選的前驅物分子中的特定鍵結相互作用。特別選用的自由基和前驅物分子使鍵結斷裂(Bond-breaking)具選擇性，因此可產生非常低粘附係數的前驅物自由基，並達到優異的階段覆蓋率。Si-C 鍵結在沉積步驟中不會斷裂，同時前驅物分子中與矽結合的任何 O、N 或 C會被保留。前驅物的設計和選擇是依所需的薄膜類型而定，以提供寬廣的成分可調變性。
在此製程中，可以增加Si-C鍵結的比例，同時降低Si-O鍵結的密度。即使是在不同溫度下沉積的薄膜，相較於薄膜中碳的密度或總數量，交叉鏈接碳的數量仍是蝕刻選擇性的主要驅動因素。此外，這些 SiCO 薄膜在稀釋 HF 和熱磷酸等典型濕式化學物質中的濕式蝕刻速率(WER)為零，因此可提供近乎無限的濕式蝕刻選擇性。與 ALD SiN 薄膜不同的是，ALD SiN 薄膜至少需要 30Å 才能無針孔，但這些薄膜低到 15Å也是連續且無針孔的。
在實務上，這些特性會帶來哪些效益？在DRAM 單元範例中，如前所述，每個世代技術的單元電容持續降低使位元線電容也隨之減少，才能提升感測能力(亦即「聽到單元說話」的能力)。
位元線電容的一大部分(約佔一半)是來自位元線和儲存節點單元(SNC)之間的耦合。 自 20奈米節點以來，氣隙的使用一直是減少此耦合的一種方法。請注意，氣隙兩側的淺綠色線條，這些是介電層薄膜，必須滿足許多嚴格的標準，包括均勻一致性、粘附性、氣密性、介電常數和崩潰電壓。利用SPARC 沉積的 SiOC，與傳統材料相比，其特性可減少電容耦合，進而提高 DRAM 效能。
在邏輯元件中，閘極間隔層長期以來一直被認為是減少閘極之間、以及閘極和閘極接點之間寄生電容的一種方法，進而降低串擾的風險。間隔層的概念已被應用到 3D 環繞式閘極(GAA)結構中，但還有一個問題：間隔層材料還必須作為橫向蝕刻停止層。
再一次，SPARC 沉積的 SiOC 薄膜表現出的特性組合非常適合這種情況。除了其電氣特性之外，相較於其他解決方案，SiOC 的高異向性和出色的蝕刻選擇性可實現更佳的製造效能。
在這兩個例子中，串擾的最小化只是眾多考慮因素之一。但請務必記住，此最小化對整個電路開發具有重要意義，因為它減輕了電容和電晶體的負擔，使它們更容易發揮其應有功能。從整體面來看，這意味著較不需要尋求其他方法來提高效能，因為各種方法都必然要付出代價，並產生新的複雜問題。此絕佳範例說明了，透過從晶片的基本面巧妙地進行升級，將能帶來顯著的效益。
SPARC 製程的高度靈活性和適應性已為各種的均勻一致性薄膜和組成開啟新格局。例如，它可用來沉積碳氮化矽(SiCN)薄膜，同樣具有優異的可調變性。碳化硼(BC)和碳氮化硼(BCN)等高品質、均勻的硼基薄膜也已被成功沉積；它們可提供與矽基同類產品不同的濺鍍和蝕刻行為。
一個特別有趣的潛在應用是先進圖案化技術，例如自對準四重曝光(SAQP)、自對準閘極和接點(SAGC)以及完全自對準導孔(fSAV)，這些技術正被用來生產日益複雜的 3D 結構。這些應用都必須採用具不同蝕刻選擇性的材料，才能獲得更高的疊加準確度；它們本質上需要間隔層、硬式遮罩和蝕刻停止材料的獨特組合，並且是平面和均勻一致性的，這些材料在各種電漿蝕刻和濕式化學物中可表現出近乎完美的蝕刻選擇性。基於 BC 和 BCN 的薄膜是很好的候選方案，因為它們能提供合適的 k值、均勻一致性、電氣性質和其他特性。
同樣地，針對 3D NAND 記憶體孔的製造，基於碳化矽(Si-C)的SPARC 沉積薄膜已證明非常有用，因為它們對氧化物和氮化物具有良好的選擇性以及可調變性(圖1)。此外，在電漿製程可能會出現問題的情況下，可利用自由基來產生更適切的薄膜，此方式將能為製程開發帶來有趣的新選擇。
很少產業能像半導體製造這樣地快速演進，這對開發和整合不斷改變的製程組合帶來了持續的挑戰。隨著產業面臨 3D 整合等新議題，以及串擾等長期存在的問題，需要獨創性和創造力才能跟上技術演進的步伐，而像 SPARC 這樣的創新機台可助力業者的開發工作，確保「每個訊息都能被清楚地聽見」。
(本文作者為Lam Research 科林研發副總裁暨介電層原子層沉積產品部門總經理)
