2026年被視為矽光子技術商業化的關鍵時刻，在AI浪潮持續推升半導體複雜度的當下，矽光子CPO歷經技術開發瓶頸，ATE也將扮演更積極的角色，在量產的過程中，協助克服技術痛點。
人工智慧(AI)與高效能運算(HPC)，成為高科技產業成長的主要引擎，也帶動自動化測試(ATE)大幅成長，ATE市場預計在2025年展現回升力道，並於2026年挑戰歷史新高紀錄。其中，矽光子CPO歷經技術開發瓶頸，ATE也將扮演更積極的角色，在量產的過程中，協助克服技術痛點。
光進銅退即將落地
根據產業研究資料顯示，2025年整體ATE市場將成長28%，預期整體市場規模將在2026年達到80億美元的高峰。台灣愛德萬測試董事長吳萬錕表示，半導體測試產業具有明顯的循環性，週期通常為三~四年。而AI測試技術的演進，導致SoC測試的循環變得不再那麼明顯，主因是測試時間不斷拉長，抵銷了部分週期性的波動。
當運算規模持續放大、節點邁向2奈米以下，單純依賴電訊號與銅線互連已難以支撐未來需求，甚囂塵上的「光進銅退」由矽光子取代銅導線傳輸，正從前瞻研究逐步走向產業化落地，而測試技術將成為能否成功量產的關鍵之一。台灣愛德萬市場開發處協理江衍緒表示，AI市場成長速度已明顯快於過往預期。原本被視為2030年才可能達到的1兆美元產值，如今在多家市調機構修正下，最快可能於2028~2029年間提前達標。
在此趨勢下，單一SoC已難以滿足效能、功耗與系統整合需求。先進製程微縮帶來的電晶體暴增，使測試資料量與測試複雜度同步攀升；另一方面，摩爾定律趨緩，也迫使產業轉向先進封裝與異質整合，透過3D IC、Chiplet與高速互連持續堆疊效能。
矽光子光學測試成最大門檻
當前資料中心機櫃內部仍大量使用銅線進行高速傳輸，不僅功耗高、發熱嚴重，也逐漸逼近物理極限。江衍緒指出，導入光通訊取代電訊號，理論上可帶來至少3.5倍以上的能源效率改善，同時大幅提升頻寬與傳輸距離，這也是矽光子與共同封裝光學(CPO)近兩年快速升溫的核心原因。矽光子不再只是獨立的光學模組，而是逐步前移至晶片與封裝層級，透過先進封裝技術，將光引擎直接與GPU、CPU或交換器晶片整合在同一封裝內。這樣的轉變，不僅改寫系統架構，也對測試方法提出全新挑戰(圖1)。
江衍緒坦言，從電測跨入光測，是完全不同的技術領域。相較於傳統探針接觸式電性量測，光學測試需面對對準精度、折射、反射與能量損耗等問題，且光元件無法接觸量測，測試難度大幅提高。此外，目前矽光子封裝型態尚未標準化，不同客戶在光引擎數量、光源配置、是否內建雷射等設計選擇差異極大，使量產型測試平台難以一體適用。
在矽光子中，除了PIC、EIC需各自進行測試外，將EIC與PIC相疊後須再同時測試，當中需要各式各樣的探針卡。在光學儀表方面，不同應用對波段、功率與量測條件的需求亦高度分歧，如何將多樣化的光學量測整合進既有自動化測試系統ATE架構，成為設備商必須正面迎戰的課題。
四大測試階段 勾勒矽光子量產路徑
Advantest劃分矽光子測試的四個階段。第一階段為光IC與PIC晶圓層級測試，涵蓋光電轉換的基礎驗證；第二階段則是電IC與PIC堆疊後的Insertion測試，測試複雜度顯著提升；第三階段進入切割後的光引擎(Optical Engine)測試；第四階段則是與CPU/GPU整合後的封裝層級測試，預期將於2027~2028年後逐步浮現明確需求。
江衍緒強調，測試應盡可能前移，在越早的製程階段發現問題，成本與風險就越低。為此，Advantest已透過異業結盟策略，與多家探針卡與光學解決方案夥伴合作，於Insertion階段推出可支援被動光學對準的測試平台，並已在客戶端進行試產與驗證，目標於2026年協助客戶正式導入量產。
整體而言，矽光子與CPO雖被視為AI資料中心的關鍵解方，但真正能否規模化落地，取決於整體供應鏈成熟度，而測試正是串聯設計、製程、封裝與系統的關鍵樞紐。Advantest的策略，是試圖建立橫跨研發、工程驗證到量產的完整測試生態系，協助客戶降低導入新技術的不確定性。
