位於比利時的微電子研發機構IMEC日前發表多項技術突破，除在32奈米與22奈米微影技術取得重大進展外，高k介電值(High-k)與金屬閘(Metal Gate)及三維(3D)晶片整合等技術亦大有斬獲；不僅如此，該機構同時也在漫遊性嵌入式系統(Nomadic Embedded System)、無線感測節點(Wireless Sensor Node)、生醫電子(Bio-Medical Electronic)及太陽光電(Photovoltaics)等異質整合領域展現不少創新成果。
為提高半導體的功能整合度，IMEC透過與國際級半導體業者共同合作，分別從互補式金屬氧化物半導體(CMOS)製程微縮與異質整合(Heterogeneous Integration)兩大方向進行研發，期能擴大摩爾定律的影響層面，進而讓半導體應用更加無遠弗屆。
突破微影機台/元件材料瓶頸 CMOS製程微縮邁大步
在CMOS製程微縮方面，IMEC主要係從微影(Lithography)機台技術的精進與元件本身效能的提升著手。IMEC執行副總裁暨營運長Luc Van den hove表示，微影技術方面，以浸潤式雙重成像(Immersion Double Patterning)與極紫外光(EUV)技術為投入重點，在與微影機台製造大廠ASML的通力合作下，兩項技術均已取得重大突破。
IMEC目前除已宣稱可大幅降低浸潤式雙重成像技術的成本外，亦正在其新安裝、數值孔徑(NA)為1.35的ASML XT:1900i浸潤式掃描機台中導入雙重成像技術，以進一步提升在32奈米半間距時的解析度，並持續朝22奈米節點發展。EUV方面，則已成功製造出32奈米的靜態隨機存取記憶體(SRAM)。
至於元件效能的提升，則含括高k介電值與金屬閘、非揮發性記憶體(NVM)與3D晶片整合等技術層面的突破。
高k介電質和金屬閘是實現CMOS製程向下微縮的重要關鍵技術，藉由高k介電質與金屬閘的結合可實現更小晶片體積和更快的運行速度，以符合終端產品高效能和低功耗的要求。
在CMOS元件中使用高k介電質主要將面臨高臨界電壓(Threshold Voltage)的挑戰，並導致元件性能降低。而IMEC則是利用基於鉿金屬(Hafnium-based)的高k介電材料與基於鉭-碳化物(Tantalum-carbide)的金屬閘極設計，來改善32奈米CMOS節點的電晶體效能，其中，轉換器延遲(Inverter Delay)可由15微微秒(ps)減少至10微微秒，並將高k介電值與金屬閘製程步驟由十五道降低至九道。
 |
| 圖1 IMEC CMOS元件與技術研究部門總監Serge Biesemans指出，高k介電值與金屬閘設計將成為32奈米及其以下製程節點的必備技術。 |
IMEC CMOS元件與技術研究部門總監Serge Biesemans(圖1)指出，藉由在閘介電層(Gate Dielectric)與金屬閘極間導入薄型介電電容，即可在32奈米平面(Planar)CMOS獲得低臨界電壓的效能。另外，透過閘極堆疊(Gate Stack)雷射回火製程(Laser-only Annealing)，也可讓最小的閘尺寸(Gate Length)大幅縮小，有助控制短通道效應(Short-channel Effect)。而同樣製程也可用於FinFET並可適用22奈米製程節點。
非揮發性記憶體技術方面，2008年IMEC主要聚焦於浮動閘(Floating Gate)與電荷捕獲(Charge Trap)技術，並持續開發新的高k介電材料。此外，IMEC也宣布將投入電阻式記憶體(Resistive Memory)技術的研發。
Biesemans表示，電阻式切換記憶體是基於電阻係數可在高低導通狀態時予以切換的材料。與電荷式快閃記憶體(Charge-based Flash)相比，由於電阻式記憶體本質上即具有良好的微縮性，因而已成為記憶體持續微縮發展下備受矚目的新興技術，極有可能取代傳統快閃記憶體，並將非揮發性記憶體技術推進至22奈米製程節點。因此，該項研究將利用金屬氧化物做為切換元件，以研究電阻式記憶體單元(Cell)切換的行為，並觀察其微縮至25奈米製程節點的能力。
除高k介電質與金屬閘，以及非揮發性記憶體微縮等前端製程技術的進展外，IMEC也積極透過元件內部連結(Interconnect)技術來實現3D晶片堆疊與整合，進一步擴大摩爾定律整合的可能性。
在此次年度研究成果發布會中，IMEC即展示首顆利用5微米銅(Cu)矽穿孔(TSV)技術將裸晶堆疊而成的可運作3D堆疊晶片(3D-SIC)(圖2)，目前則正進一步在8吋和12吋晶圓進行開發並整合來自其他合作夥伴的測試電路。
 |
| 資料來源：IMEC 圖2 IMEC所展示的可運作3D堆疊晶片圖 |
 |
| 圖3 IMEC 3D技術科學總監Eric Beyne指出，系統設計與3D晶片開發人員間的協同開發取向是3D整合晶片成功的重要關鍵。 |
IMEC 3D技術科學總監Eric Beyne(圖3)指出，IMEC已準備好接受來自其他產業夥伴的相關測試電路，透過使用他們自己的設計，將有助半導體業者獲得3D堆疊晶片的初步了解和實際的設計經驗。
Beyne進一步強調，協同開發的取向是3D整合晶片成功的必備要件，意即系統設計人員須發掘3D堆疊技術所能提供的獨特點，而3D技術的發展人員也應以系統設計需求為出發；因此，IMEC已提出整合技術與設計研究的完整3D整合計畫(圖4)。
鎖定策略性應用領域 加速實現異質整合
在異質整合技術的發展方面，IMEC則是鎖定漫遊性嵌入式系統、無線感測節點、生醫電子及太陽光電等應用領域的相關技術進行研發，以期達到超越摩爾定律(More than Moore)的目的。
 |
| 資料來源：IMEC 圖4 IMEC在3D晶片技術的發展規畫 |
而針對此四大領域，IMEC於年度研究發布會上共發表幾項突破性技術，包括低功耗軟體定義無線電(Low-power SDR)解決方案、可延展的彈性化向前糾錯(Forward Error Correction, FEC)技術、用於人體區域網路(Body Area Network)的移動式覺醒度(Arousal Level)監測器，以及延長有機太陽能電池壽命的新技術。
其中低功耗SDR方案為多核心元件設計，採用動態可重配置嵌入式系統的專有架構(圖5)，使得軟體可為不同的頻帶定義其獨立的基頻處理器，可支援無線區域網路(WLAN)的802.11n、全球微波存取互通介面(WiMAX)的802.16e、行動電視，以及第三代合作夥伴計畫(3GPP)的長程演進計畫(LTE)等行動通訊標準。目前，該項晶片設計已可開放授權。另外，IMEC所開發出的FEC技術，則主要鎖定須兼具彈性、高傳輸率與低功耗的資料傳輸應用，如未來無線終端及光儲存系統。
 |
| 資料來源：IMEC 圖5 IMEC所發表的低功耗SDR方案架構 |
而移動式覺醒監測器則是結合人體的各種參數來監測人的覺醒度，該元件精巧的外形與長效的電池壽命，相當適用於行動遊戲機與臨床實驗。至於新的有機太陽能技術，則是IMEC與位於比利時哈瑟爾特(Hasselt)大學的IMOMEC實驗室所共同開發而成，藉由穩定有機太陽電池的奈米粒子(Nanomorphology)將其使用壽命進一步提升，有助延長商用有機太陽能電池的使用年限達5年以上，並使轉換效率突破10%。
